求教：将一个reg型数据assign给wire，为什么wire的1在仿真中变成了x？？

小钻风同学 · 发表于 2015-10-8 15:57:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠，如图所示，下面的是上面的是16位wire，下面的是16位reg，把reg的值用assign赋给wire。
图中上面的的【0】【1】【2】等等是把16位信号展开。
reg中的值是+1递增的，那么wire也是，看最低位【0】信号中，0是正确的，但是该位为1的时候，为什么就显示为X呢？请问有人遇到过这个问题吗？
不胜感激。。。