数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31355|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 383 384 385 386387388 389 390 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于AXI总线是否可以同时读写操作	huanyangyu 2015-9-17	25204	kka 2015-9-19 11:12
[求助] 使用ADV7125芯片控制的VGA显示问题	xylion 2015-9-18	24188	xylion 2015-9-19 09:46
[求助] mig核怎样用modelsim仿真	wsz561208 2015-9-16	72877	rocketqq 2015-9-18 21:47
[讨论] altera的lvds差分输出不对称是什么原因？	fgm1982 2014-12-9	55051	gslscyh 2015-9-18 19:22
[求助] ISE生成的IP核仿真，fifo	wsz561208 2015-9-17	63534	polozpt 2015-9-18 16:57
[求助] DDR2控制器仿真如何修改测试文件	lovingxiuxiu 2015-9-18	02329	lovingxiuxiu 2015-9-18 16:54
[求助] FPGA综合问题	yangmeiling124 2015-9-18	01868	yangmeiling124 2015-9-18 16:34
[求助] FPGA板子通过以太网口接网线给电脑发数据	sarlaga 2015-9-17	22653	angel会飞的蜗牛 2015-9-18 16:10
[求助] 初学nc遇到的小问题求大神求解	额们在一起 2015-9-18	28693	额们在一起 2015-9-18 15:35
[求助] ddr2 刷新问题 ...2	z894811350 2015-8-11	177856	gjb649666926 2015-9-18 14:29
[求助] 用urg做代码覆盖率老提示urg interrupted	leapoo 2015-9-18	01916	leapoo 2015-9-18 10:28
[求助] 生成的fifo的IP核能用modelsim直接仿真吗	wsz561208 2015-9-17	62836	人人都爱弹吉他 2015-9-18 09:13
[求助] ARB_NUM_TIME_SLOTS是什么意思，怎么用？	djqlyy 2015-9-18	01337	djqlyy 2015-9-18 08:44
[其它] 一睹FPGA大神田耘老师的风采	白猫警督 2015-9-12	23987	tiangua 2015-9-17 21:50
[讨论] 分频时钟数据采集	谁枫而飘 2015-9-14	74502	polozpt 2015-9-17 21:28
[求助] 要仿真DDR3的mig核，激励怎么写	wsz561208 2015-9-17	02012	wsz561208 2015-9-17 20:47
[求助] 关于microblaze	phyconnie 2015-9-15	72997	phyconnie 2015-9-17 20:26
[招聘] 关于举办“纳米级低功耗容错数字IC设计高级培训班”的通知	MIITEC 2015-9-17	02595	MIITEC 2015-9-17 14:24
[求助] [求助]有关于verilog中#延时符号的问题	喵咪呼噜love 2015-9-17	62501	jun_dahai 2015-9-17 13:21
[讨论] 大家用Xilinx FPGA时一般用什么复位方式？	naijgnay 2015-9-14	85157	haitaox 2015-9-17 12:05
[求助] ISE生成的IP核怎样仿真	wsz561208 2015-9-16	22555	wsz561208 2015-9-17 11:23
[求助] 求助关于spartan3an开发板的使用问题	xylion 2015-9-17	32121	xylion 2015-9-17 11:09
[求助] 重金求TCP/IP硬件协议栈 ...2	davisleey 2014-4-27	106424	麻豆小芽 2015-9-17 10:14
[求助] Cadence NC怎么重新compile design？	荆棘鸟OO 2015-9-16	22600	jumphigh1987 2015-9-17 10:13
[讨论] FPGA新手求助	as0920 2015-9-15	74080	xchke 2015-9-17 10:11
[求助] 锯齿波分段函数程序仿真结果不对，坐等高手指点	hapday1 2015-9-17	12042	hapday1 2015-9-17 09:52
[求助] 请教一下怎样让FPGA I/O输出电压为1V	lion_cube 2015-9-16	53119	acgoal 2015-9-16 23:00
[求助] Actel和Lattice FPGA的编程文件类型	441307320 2015-9-16	01977	441307320 2015-9-16 19:15
[求助] 关于一段verilong代码的疑惑，希望各位大侠帮忙解答，谢谢！ ...2	jinglong_zhou 2012-5-5	116255	fengwu0805 2015-9-16 15:54
[求助] 刚开始学习FPGA的静态时序分析，请问图片中的错误原因是？	z147028571 2015-9-15	11173	fengwu0805 2015-9-16 15:43
新手请教,Altera和Xillin那个好上手 ...2 3	liangjlong 2009-5-28	238900	mash123 2015-9-16 14:51
[求助] 求书：Verilog HDL 入门（第三版）	841583054 2015-9-16	03199	841583054 2015-9-16 13:53
[求助] 刚开始学习FPGA静态时序分析，请问图片中的错误原因是？	z147028571 2015-9-15	21041	hhpingyear 2015-9-16 08:51
[求助] synpfify pro 9.6.2 scope中没有multicycle path约束	speedUp 2011-10-13	66330	kimi_xiaoben 2015-9-15 21:27
[原创] 如何在win7 windows7 上安装 synplify 9.6.2 和 Modelsim SE 6.5?	leopold2008 2011-11-20	56354	kimi_xiaoben 2015-9-15 21:10

1 ... 383 384 385 386387388 389 390 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31355|排名: 8

快速发帖

浏览过的版块

站长推荐 /2