altera的lvds差分输出不对称是什么原因？

fgm1982 · 发表于 2014-12-9 21:02:14

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

因为用到了光模块，采用ALTERA EP4CE10器件LVDS，没有采用它的altlvds，只是约束了一个输出信号为lvds差分信号，大多数情况下输出p和n是对称的，但是通信有误码，抓取发送管脚的波形如图所示，串行数据为25M，周期40ns，从波形上看，不对称已经达到10ns，这个应该是不正常的吧？可能是什么原因导致的？

418478935 · 发表于 2014-12-10 00:47:02

怎么约束的，伪差分有伪差分的约束和布线要求

fgm1982 · 发表于 2014-12-10 14:07:16

我用的是5和6bank的真lvds，直接在管脚属性上约束为LVDS，电平为2.5V，是不是还要加SET_OUTPUT_DELAY约束？

梦想天空123 · 发表于 2015-3-8 13:45:52

路过看看

georgelzh · 发表于 2015-3-8 22:41:04

25m这么慢，你用假差分也搞定了。
我觉得不应该有你说的这种问题。

gslscyh · 发表于 2015-9-18 19:22:49

回复 1# fgm1982

很好！！！！！！！！！！！！谢谢

[讨论] altera的lvds差分输出不对称是什么原因？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2