在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2431|回复: 2

[求助] Cadence NC怎么重新compile design?

[复制链接]
发表于 2015-9-16 16:11:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
新学NC-Verilog,有个问题找了好久没找到怎么解决的?
我是用irun直接跑的,compile/elaborate/simulate都过了,也看到了波形。现在我想对代码进行一下修改,不知道修改后怎么重新编译然后再看波形啊?

以前用VCS,都是修改后直接在terminal下直接敲命令重新compile一下,然后再回到波形窗口按Ctrl+F5重新simulation,然后再run一下就OK了,现在学NC不知道怎么弄了?

还有,simvison里面怎么给信号排序啊?拖动信号没反应。
发表于 2015-9-17 08:06:57 | 显示全部楼层
回复 1# 荆棘鸟OO


   其实没太看懂你的问题,既然是用irun跑的,那重新跑就继续用irun跑啊,命令都是一样的。另外,拖动波形图里面的信号排序的话,应该是鼠标键和vcs不一样,你试试中键。
回复 支持 反对

使用道具 举报

发表于 2015-9-17 10:13:33 | 显示全部楼层
irun的cmd line重新在执行一边,然后reload波形就好啦~
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 12:51 , Processed in 0.014728 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表