在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5202|回复: 2

[求助] Xilinx ISE 中如何查看某一信号到输出端口的路径延时?

[复制链接]
发表于 2015-9-14 11:29:59 | 显示全部楼层 |阅读模式
100资产
比如查看从某一级寄存器到输出端口的路径延时?怎样把它约束为一个固定的延时数值?

发表于 2015-9-14 16:16:28 | 显示全部楼层
同问??
发表于 2015-9-14 22:10:50 | 显示全部楼层
(1)利用ISE自带的工具Timing Analyzer分析路径的延时,添加路径的起点和终点就可以看得到。具体使用方法可以参考Xilinx的Timing Analyzer手册。
(2)ISE可以添加 From To的路径最大延时约束,用在端口或者特定路径效果不错。另外,建议使用pad内部的IOB寄存器,延时基本上是固定的,时序会比较好。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:13 , Processed in 0.015056 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表