EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 0|主题: 22425|排名: 11

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 423 424 425 426427428 429 430 ... 641 / 641 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助大神，CTS时候虚时钟需要特殊处理吗？	houduansheji 2014-11-1	51832	herrzhou 2014-11-3 10:50
[讨论] 预先设置的变量变了	jerry66666 2014-11-3	01256	jerry66666 2014-11-3 10:36
[求助] cts之后对set_input_delay -clock clk的影响	AveryYoung 2014-10-29	42110	icfbicfb 2014-11-3 10:18
[讨论] 请教如果芯片采用Flip-chip封装，那么芯片设计完成需要给封装人员提供哪些文件？	xiaomaoerecho 2014-11-1	33255	icfbicfb 2014-11-2 21:31
[讨论] 请教一下达人，tluplus文件是用来干嘛的，在计算delay起了什么作用？	ywlloo 2014-10-31	22567	ywlloo 2014-11-2 16:10
[讨论] set_voltage问题	jerry66666 2014-10-31	12596	icfbicfb 2014-11-1 08:40
[求助] CTS为什么要限制clock latency ？ ...2	shuanghx 2014-10-26	148266	jerry66666 2014-11-1 00:00
[求助] pipo stream in gds	wenjian07 2014-8-8	62141	gubels 2014-10-31 23:35
[求助] in-design rail ananlysis	jerry66666 2014-10-31	01357	jerry66666 2014-10-31 23:34
[求助] VCS安装之后不能启动	hitlusong 2014-10-31	02005	hitlusong 2014-10-31 22:22
[讨论] EDI中怎么才能将设计中的一个clock latency做的很小。（总线时钟）？ ...2	zhq415758192 2011-11-3	156328	fangwang85 2014-10-31 15:53
[求助] 请教一下如何分析place阶段被优化掉的单元？	一路向前 2014-10-31	53641	一路向前 2014-10-31 15:51
[求助] abstract 抽lef 报short	ljjbunny 2014-10-30	33082	ljjbunny 2014-10-31 15:22
[讨论] net delay in timing report?	ywlloo 2014-10-31	51745	ywlloo 2014-10-31 15:21
[求助] 为什么我的回复都变成待审核啊	ljjbunny 2014-10-31	01015	ljjbunny 2014-10-31 10:28
[求助] ICC自动删掉库？	TomPaul 2014-10-29	64179	TomPaul 2014-10-31 09:31
[求助] non-unate path ...2	yangics 2011-3-17	1519399	分特 2014-10-31 09:18
[求助] icc route 时出现得vio，请大家帮看看	abao123 2014-10-30	31783	zero_0 2014-10-31 09:02
[求助] ICC 在route opt的时候多核软件崩溃	hitmic 2014-10-29	42401	hitmic 2014-10-31 08:56
[求助] abstract在做extract的时候卡着不动了 ...2	ljjbunny 2014-10-29	103502	ljjbunny 2014-10-31 08:54
[求助] 版主大人为什么我有个帖子还是待审核呀	ljjbunny 2014-10-30	01024	ljjbunny 2014-10-30 17:16
[求助] 关于Dc	wangzhi7514007 2014-10-30	11469	muzilinvkouyue 2014-10-30 11:14
[求助] dfm后遇到transition violation该怎么修呢？ ...2	dennisi123 2014-8-20	197636	zhanggd 2014-10-30 08:45
[求助] 关于path的	wangzhi7514007 2014-10-29	21609	IC后端 2014-10-29 21:45
[求助] cell 的 cell_leakage_power :这个数字有用吗？	papertiger 2014-10-29	36313	IC后端 2014-10-29 21:34
[求助] cts scenario	AveryYoung 2014-10-29	12185	icfbicfb 2014-10-29 21:26
[求助] 逻辑网表综合时，怎么设置DC做DRC rules的检查？	VPN_chip_design 2014-10-29	11624	zero_0 2014-10-29 16:07
[原创] 做完CTS后Debug clock 发现clockTree没连线怎么回事？	brrbaozi 2014-9-30	84100	whitee 2014-10-29 13:49
[求助] 关于PR之后时序路径上比较多的buffer或者反相器的问题	houduansheji 2014-10-24	95164	chengchuanccc 2014-10-29 13:42
[求助] Formality里match和verify有什么区别	herrzhou 2014-10-29	12016	宇宙第一直男 2014-10-29 12:58
[讨论] Signal EM cell EM	laura_2013 2013-11-1	39673	carl19880412 2014-10-29 09:46
[求助] 请问一下“tie-off pin”具体是什么意思？	hit-lusong 2014-10-28	13549	zero_0 2014-10-29 09:39
[原创] 做外包的数字后端	天天快乐49 2014-10-26	62566	temp15555 2014-10-29 09:32
[求助] insert_pad_filler 到底是啥意思啊	W13675308408 2014-10-25	42960	IC后端 2014-10-28 23:05
[求助] 关于apr时flat和hierarchy的区别以及利弊？	X6J6P6 2012-3-26	44743	IC后端 2014-10-28 23:03

1 ... 423 424 425 426427428 429 430 ... 641 / 641 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 0|主题: 22425|排名: 11

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 0|主题: 22425|排名: 11

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 0|主题: 22425|排名: 11