cts之后对set_input_delay -clock clk的影响

AveryYoung · 发表于 2014-10-29 21:11:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在完成block级别的cts之后，clk到ck会插入buffer，存在latency延迟。
但对于input到reg的路径，因为input路径被set_input_delay -clock clk约束，因此约束的clk是ideal的，没有latency，在cts和cts之后，工具的在计算这种路径时是存在问题的，

请问应如何处理这种情况？

zero_0 · 发表于 2014-10-31 15:06:24

会有什么问题？是 block 外的 clock ideal 又不是 block 里的 clock ideal

AveryYoung · 发表于 2014-11-1 12:26:59

回复 2# zero_0

因为这个block将来要到soc层面上去应用，也就是说外部的clk会因此而做到和内部clk一样的latency所以我在block level的时候，想把这个外部clk的latency考虑进去，不然会分析in2reg路径会有偏差。甚至是violation

zero_0 · 发表于 2014-11-3 09:24:37

回复 3# AveryYoung

那就把这个 latency 加到 input_delay 分析咯，分setup 和 hold, 优化的时候就不必考虑了吧（相当于额外加了 margin，不然考虑进去迭代应该也可行）。我的经验太少，从来不管。

icfbicfb · 发表于 2014-11-3 10:18:45

过约束就好了， io timing要 top flatten看才比较清楚

[求助] cts之后对set_input_delay -clock clk的影响

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2