CTS为什么要限制clock latency ？

xylyc521 · 发表于 2014-10-28 15:09:51

回复 7# shuanghx

这个没办法一次成型的不同的design 不同的解决方案

shuanghx · 发表于 2014-10-30 23:29:48

回复 10# joemool

谢谢版大！我还是不太明白
trade off一般是在好、坏之间trade off ，latency大、小各有什么好、坏吗？
怎么trade off ?

tiger_lein · 发表于 2014-10-31 21:57:02

小的skew会对后续时序的修复会有帮助，lattency ck tree balance长，1.插入过多ck cell 导致功耗，面积，绕线资源的浪费，2.长的lattency会导致clock tree过早分叉，crpr变小，时序会更差。所以长时钟树跟floorplan 是一样需要多次迭代和折中考虑。

ywlloo · 发表于 2014-10-31 22:57:53

回复 13# tiger_lein

第一点容易明白，第二点还是不是很懂

jerry66666 · 发表于 2014-11-1 00:00:09

latency大会影响面积和功耗，对OCV分析影响也大

[求助] CTS为什么要限制clock latency ？

站长推荐 /2