在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (168) |订阅

后端讨论区 今日: 25 |主题: 22653|排名: 7 

[解决] 【已解决】verilog-A模型仿真报错缺失.oa文件 sofa_B 2020-12-11 66457 zwl_ 2022-5-25 15:44
[求助] DRC规则开发---NET命令 jiangrui666 2022-5-24 12558 yuxidaliumang 2022-5-25 14:47
[求助] 使用LVS界面的include功能添加地检查ERC jiangrui666 2022-5-18 12104 jiangrui666 2022-5-24 20:48
[求助] encounter restore design 之后为什么是这样的呢 muudun 2022-5-24 02433 muudun 2022-5-24 14:09
[求助] calibre提寄生参数遇到的问题 yufengshao 2011-3-4 33190 宝宝蓝1987119 2022-5-24 10:21
[求助] 为什么INNOVUS执行addFiller时有些不填充 - [悬赏 20 信元资产]  ...23 vectorli 2019-9-7 2217732 bluestar1025 2022-5-24 09:58
[求助] IO之间的间距问题 - [已解决] 啥都会 2022-5-20 93126 macal 2022-5-23 19:31
[求助] ICC看利用率 liu675 2022-2-17 53554 huqy 2022-5-23 15:24
[求助] 数字电路和模拟电路整合问题 - [悬赏 100 信元资产] 郑伟 2022-5-18 93182 郑伟 2022-5-23 13:26
[求助] e203综合时报错,请问怎么搞好? 新人帖 sugus86 2022-5-21 11992 sugus86 2022-5-23 09:33
[求助] setPlaceMode -maxDensity 0.8,为社么placeOpt后density达到89%? 新人帖 phil837611 2022-5-21 32879 陈涛 2022-5-22 22:43
[求助] 小白问题,只有verilog源码,怎么使用fc导入设计呢? gt2000 2022-5-17 32200 gt2000 2022-5-21 23:19
[求助] virtuoso怎么加label? 284294022 2013-6-25 24720 Sakura314 2022-5-21 20:40
[求助] 标准单元放在版图的哪一层 bjzhaoxh77 2022-5-21 12463 ericking0 2022-5-21 12:26
[求助] design中新增加module相关cell抓取 - [悬赏 800 信元资产] hylrbfs 2022-5-20 12672 陈涛 2022-5-21 11:12
[求助] 关于innovus插入metal fill的孔无法识别的问题 vectorli 2022-5-20 12380 vectorli 2022-5-21 10:15
[求助] floating pins问题 timelover 2022-5-20 12137 timelover 2022-5-20 15:58
[求助] 混合信号芯片中的数字电路  ...23 timelover 2022-5-12 238028 jake 2022-5-20 11:22
[求助] 我提LEF时,出现的异常,求高手指点? MAGA2020 2022-5-20 01980 MAGA2020 2022-5-20 11:18
[求助] CTS timelover 2022-5-19 62885 lizy369 2022-5-20 10:47
[求助] 有关transition io的问题? - [已解决] 啥都会 2022-5-17 42338 啥都会 2022-5-20 09:49
[求助] genus综合 新人帖 icck 2022-5-19 12802 jake 2022-5-20 00:11
[求助] T40工艺工艺库里的 HVH_0D5_0 和VHV_0D5_0两个文件夹命名是什么意思 starkxiu 2022-5-1 22958 starkxiu 2022-5-19 22:07
[求助] 关于wire线的一点小问题 sabermine 2022-5-19 02018 sabermine 2022-5-19 17:58
[求助] 有关IO单元的最小距离 - [已解决] 啥都会 2022-5-16 32442 啥都会 2022-5-19 16:05
[求助] calibre PEX提取寄生参数问题 yic2000 2013-7-6 79482 mysisc 2022-5-19 15:46
[原创] genus中write_hdl出的reg (instance_name)前有"\"。 zoushiyin 2022-5-13 12337 icck 2022-5-19 14:50
[原创] Primetime 能否写出一个带spf的模块的spice? papertiger 2022-5-17 22758 papertiger 2022-5-19 14:40
[求助] 功耗优化 timelover 2022-5-19 32299 timelover 2022-5-19 14:24
[求助] 时钟树 shannon_z 2022-5-19 22145 shannon_z 2022-5-19 14:24
[求助] 怎样检查port是否全 liu675 2022-5-19 01858 liu675 2022-5-19 13:59
[求助] 自动生成版图时:用到了TV2。不能用TV2,把TV2换成TV1 sdzym 2022-5-19 11855 hehuachangkai 2022-5-19 12:29
[原创] 聊一聊航天用芯片  ...234 陈涛 2011-9-30 3622291 koren12 2022-5-19 11:52
[原创] dc_shell问题记录 新人帖 AnTuenn 2022-5-19 02447 AnTuenn 2022-5-19 10:58
[求助] calibre lvs时候,pad的lvs错误需要深究吗[已解决]  ...23 estyzq 2012-3-7 2617829 ccic 2022-5-19 10:31
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-23 22:49 , Processed in 0.033466 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块