聊一聊航天用芯片

nhaiwen · 发表于 2014-2-12 15:22:58

我想问下，航天芯片设计好后在哪里流片呢？都用什么工艺呢？

dinggo · 发表于 2014-2-14 21:49:15

和老美的差距也不大的，也就一个孙悟空的金斗而已

zp_xd · 发表于 2014-2-22 15:09:27

本帖最后由 zp_xd 于 2014-2-22 15:15 编辑

航天用芯片大多数情况下并不需要用到特殊工艺，考虑一般的情况，首先必须满足温度范围，比如-55~+125
然后最主要的特殊要求就是抗辐照性能，这是因为太空中充斥着各类宇宙射线。一般来说，辐照主要有几类效应：
SEU : 单粒子翻转，本质就是被粒子击中后可能导致逻辑翻转
SEL : 单粒子闩锁，就是latch-up
TDI : 总剂量效应，主要是引发mos fet的D、S漏电
针对以上效应，目前有比较成熟的设计手段来应对
对于SEU，主要是设计上加固，包括各类纠错(如ECC、TMR)，标准单元采用DICE或保护门结构。越大的工艺节点抗SEU效果越好
对于SEL，主要是版图上保护环、间距等的设计
对于TDI，通常的做法是栅极的画法，采用环形栅或者H型栅，工艺节点越小，总剂量效应也会减弱。

另外在封装上，有时候可以采用金旦做的外壳来削弱射线。
以上手段都是公开资料可以查到，不要把航天级芯片看得太神秘了哦

leo_adair · 发表于 2014-2-25 23:14:48

本帖最后由 leo_adair 于 2014-2-25 23:19 编辑

楼上说的靠谱。
宇航类IC需要特别手段加固。加固分为工艺加固和设计加固两类。
工艺加固需要特别的工艺线，烧钱大大的。
设计加固采用商用工艺线加固，现在设计加固是重点。
加固主要是为了防止TID/SEU/SEL/SEFT/SEGR/SEB等一坨空间高能粒子带来的影响。
数字电路和模拟电路考虑的粒子效应侧重点不同。
也有从封装角度去做高能粒子防护的~~

楼上的TDI应该是TID的笔误。

xiaoruozhou · 发表于 2014-3-18 10:41:02

顶一下

conniezhou · 发表于 2014-3-20 10:35:45

学习了！膜拜一个！

偶尔很卑鄙 · 发表于 2014-4-29 14:27:34

内容涨姿势啊！

令狐少侠0024 · 发表于 2014-10-29 20:30:17

学习了

nw885566 · 发表于 2014-11-13 23:28:11

也要看在轨情况，是低轨还是中轨或者高轨，如低轨主要考虑单粒子效应，即楼上所说的SEL、SEU、SET等；

抗辐照芯片在系统架构设计、算法设计阶段就要进行加固设计，如EDAC；

后端时一般都使用加固的工艺库，也会使用TMR，但是TMR的开销很大，某X学的某库号称不适用TMR也基本能达到使用TMR的效果；

不多说！

挥剑断水 · 发表于 2015-6-17 15:09:25

我知道我们学校有个老教授就是做这个的，用的是薄膜材料

[原创] 聊一聊航天用芯片

站长推荐 /2