聊一聊航天用芯片

icfbicfb · 发表于 2011-9-30 16:52:02

估计军方有cpu了，没有告诉大家而已，

军用ic肯定是温度，条件范围广啊，比较恶劣的环境

y3rike · 发表于 2011-9-30 17:12:33

中国没有军品cpu，386有加固的cpu

snojasper · 发表于 2011-9-30 17:28:08

2）对三种宇宙射线的抵抗能力要求极高，我们平时这种设计的芯片，用射线一照就完。猜猜，如何才能提高抗射线的能力？
这个与芯片封装关系大些吧，对芯片的影响主要是对SRAM的影响导致SER。

audiopa · 发表于 2011-9-30 22:29:20

介绍介绍有什么抗辐射的芯片可以设计！大家试试。

dizhixiong · 发表于 2011-10-6 17:32:17

据我所知
1 超高温或者超低温的sta，如果条件苛刻的话，就把库里的各种参数按一种非线性的关系换算，然后做sta；如果不苛刻的话，按线性关系换算去坐STA；
2我只知道如果要防护单粒子效应的话，在关键的DFF上都要做三模冗余，这是不苛刻的环境；如果环境非常苛刻，那么要对所有的DFF，甚至存储做三模冗余，如果是在深亚微米，那个组合逻辑也要做三模冗余；其他的两种就不清楚了。
3据我所知，很多航天的应用中，并不是使用芯片，而是使用军品级，或者宇航级的FPGA

zhh124 · 发表于 2011-10-7 18:56:39

Flash, EEPROM一类的存储器比较怕射线.
航天计算机一般要求可靠性高, SPARC是不错的选择,欧洲的LEON就是SPARC架构.
集成电路工艺方面, SOI在抗射线方面有优势.

icfbicfb · 发表于 2011-10-8 15:24:04

这样的，长见识啊

joemool · 发表于 2011-10-8 15:41:15

做过航天芯片物理设计的人笑而不语...
机密，机密...

说些大的signoff要求确实很高，军标区别与民用标准...
抗辐射效应的理论国际上早就已经开始研究了
主要有SET SEL TID等... 百度一下就知道了

在电路级对芯片进行加固一般要分为模拟和数字部分

模拟部分这方面比较难，但是发文章容易中
主要是看PLL和电源
数字部分一般来说是采用冗余机制，增加电阻啊之类的
但是标准单元会比较大，芯片面积也会很大，而且悲剧的是频率也会下降，功耗还会上升

先说这么多了...

billyvince · 发表于 2011-10-20 18:39:29

所以现在才有抗辐照设计！

秦时明月sw · 发表于 2014-2-12 15:14:26

特殊条件，特殊工艺

[原创] 聊一聊航天用芯片

站长推荐 /2