design中新增加module相关cell抓取

hylrbfs · 发表于 2022-5-20 15:44:27

ic新人求助，如题，design中新加了两个module，需要在netlist中抓取新加module的相关cell用以评估面积增加，包括module本身reg cell以及带来的clock tree、buffer增加cell，求个思路？用DC可以直接完成吗。

陈涛 · 发表于 2022-5-21 11:12:54

有一个report命令，可以逐层列出所有的cell，好像是report_hierarchy， report_cell 也行

[求助] design中新增加module相关cell抓取