calibre lvs时候，pad的lvs错误需要深究吗[已解决]

estyzq

请问各位，最近遇到一个情况

设计的情况大致如下：
pad部分电源由iopower pad提供
core部分电源，按道理应该是又core power pad提供，但是因为设计需要，数字这边的没有加上core power pad，而是把电源环流出来，给模拟部分的工程师接上电源环，作为供电。

目前lvs会报错，错误集中在所有的pad上（输入输出pad），错误的意思就是layout中pad的一些端口和线，在source部分missing。
如果，我加上core power pad，或者不带任何pad，同样的设计，那么lvs就可以通过。

补充一下：使用的输入输出pad，layout上有几个label，VCCK VCC3I VCC3O GNDI GNDO GNDK，其中只有VCCK和GNDK表示的意思是core部分的电源，其他的label是pad的电源名字

请问这样的情况下，那么需要深究这样lvs的问题？
我的前辈告诉我说，foundry的pad问题，lvs出问题也没办法。

joemool

网表streamout的时候，可以exclude这些

estyzq

回复 2# joemool


   求详细用法和例子，拜托了，非常非常感谢你的帮助！

kally

个人认为Foundry提供的io内部的lvs可以不深究，但是一定要确认与io的连接，所以做lvs时可以作为hcell来处理，不检查io内部仅检查与io的连接。
同时一定要与Foundry确认IO内部的问题。

estyzq

回复 4# kally


   你好，hcell我都不是很会用，只知道用automatch来作lvs。

pad的接口问题检查要怎么处理lvs rule？？

能否提供一个hcell的例子？或者说有什么文档可以说明怎么使用hcell？

我用的是可编程IO，除了I O两个必须的选项外，还有关于功耗和速度的SR E E2 E4 E8等，这些信号在rtl级的时候就已经根据需要在pad的module调用的时候加上逻辑1'B0 或者1'B1(使用的原则就是把pad当成一个module，然后实例化pad的时候加上逻辑值和信号)。

kally

1.确认IOCELL的cdl网表中所有pin，若没有可以自己编写一个空的，仅需列出所有的pin即可
2.编写文件Hcell.txt （格式 layout_name souce_name）如：
          IOCELL  IOCELL
3.根据IOCELL的版图编写文件IOCELL.TEXT
　　LAYOUT TEXT  pinname  x坐标  y坐标  pin层  IOCELL
4.在Spice网表中include Hcell.txt
5.在rulefile中要做如下处理
  INCLUDE “IOCELL.TEXT”
  LVS BOX  IOCELL
另外再用calibre时要选择Hierarchical选项。这样再做LVS时，仅会对IOCELL的连接关系进行检查，并不关心IOCELL的内部。

estyzq

回复 6# kally


我有foundry提供的io spice，而且我已经在总的spice中加入INCLUDE io spice部分。

Hcell.txt我大概知道怎么写了，但是有什么文档可以介绍的更加详细些吗？

IOTEXT.txt这是什么文档？目的是什么？

gaopengpeng0312

回复 4# kally
我觉得foundry会给出可以wavied掉的DRC报错，但用hcell做LVS的话，应该不会报这类错误，我觉得还是spice网表没给一些Port定义

894438252

版主，Hcell怎么写啊？我也遇到这样的问题了啊？怎么解决呢？谢谢

894438252

版主怎么解决的呢？我也遇见同样的问题了，谢谢了，Hcell怎么写呢？能不能给个例子呢？谢谢了