【已解决】verilog-A模型仿真报错缺失.oa文件

sofa_B

小女子最近在于cadence的ADE工具进行spectre仿真时仿一个veriloga描述的器件，生成网表时报错说缺少.oa文件
这个veriloga文件是我自己建立的veriloga视图并编写的，我看相应视图文件下确实没有.oa文件
请问这个文件如何产生？还是仿真器自身的问题？

报错如下：
Error ：Missing or corrupt .oa file in cellview .  The OSS netlister can only process cellviews  that have a valid .oa file. This file can be created by either importing the cellview using tools like 'verilog In' or 'Vhdl IN', or by opening and writing the text file in the Library Manager.请问这个文件是怎么产生的？需要进行什么操作？

amodaman

在IC61X平台上，如果verilog-A代码没问题的话，应该可以通过virtuoso界面在视图目录下产生一个netlist.oa的文件。仿真需要这个文件才能产生netlist。
最简单的办法就是在Library Manager中打开并编辑verilog-A视图，然后在空白的地方插入一个空格，注意不要引入语法错误，然后保存退出。这时候 view trigger会进行语法检查并尝试编译，编译通过的话，就会在view目录i下出现netlist.oa文件了。

当然在 IC5141平台上，同样的操作产生的是 veriloga.cdb 文件。

jake

1. 在Library Manager里建新的Verilog-A cell view, 例如 res1.
2. 在Text Editor里加上Verilog-A文件内容，关键是要点红框里的Check & Save button。
3. Virtuoso会自动提醒需要建一个Symbol view, Yes。
4. 在Symbol Generation表里填上pin。
5. 在Symbol Editor里必须点Check & Save button。 这一步之后查看res1目录下的文件，/res1/veriloga/netlist.oa 应该已经自动生成。
这个res1 veriloga, symbol cellview 建完后就可以像普通元件一样在ADE里仿真了。

如果不想在Cadence里建cellview，直接在命令行用spectre仿真，那也是可以的，不过那就是另一个流程了。

sofa_B

   

jake 发表于 2020-12-11 22:41
1. 在Library Manager里建新的Verilog-A cell view, 例如 res1.
2. 在Text Editor里加上Verilog-A文件内 ...

哇！非常感谢，亲测有效！
我之前是建立了veriloga cellview后之间关闭了editor，然后把之前写好的veriloga文件直接替换了原来，没有按照您这个流程来导致没有生成.oa，非常感谢你您这么细致认真的回复！！

sofa_B

   

amodaman 发表于 2020-12-11 22:23
在IC61X平台上，如果verilog-A代码没问题的话，应该可以通过virtuoso界面在视图目录下产生一个netlist.oa的 ...

好的！非常感谢您的回复！

l13787908861

路过学习，很实用，学习分享。

zwl_

   

jake 发表于 2020-12-11 22:41
1. 在Library Manager里建新的Verilog-A cell view, 例如 res1.
2. 在Text Editor里加上Verilog-A文件内 ...

请问一下点击check&build报错是我的语法哪里有问题吗？