在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (102) |订阅

IC验证讨论 今日: 8 |主题: 6759|排名: 34 

[求助] MATLAB编译成C后在Linux下的调用问题 xm900626 2015-1-21 43369 bkhzw6 2015-2-2 17:19
[讨论] 一个compile error引起的思考,还未解决,大家讨论一下~ sunmaoduo 2015-1-30 62992 seabeam 2015-1-30 12:29
[求助] uvm override xuhaoee 2015-1-29 33576 seabeam 2015-1-29 22:56
[求助] 如何模拟多个线程的CPU给DUT发送激励(使用VMM) zuiqiangzhe 2015-1-24 93843 zuiqiangzhe 2015-1-29 19:02
[求助] vcs 201403解释clocking block的问题 glife 2015-1-29 02293 glife 2015-1-29 16:04
[求助] UVM验证平台中自动对比 attach_img joeljun 2015-1-15 84563 seabeam 2015-1-29 12:54
[原创] 随机类内部随机类成员不能randomize的问题  ...2 tbb2009 2015-1-25 115338 seabeam 2015-1-29 12:45
[求助] 请教下VIP的概念 xt20105069 2015-1-17 13267 mrtang1983 2015-1-23 14:20
[求助] 新手急问,求好心大神指导,关于modelsim生成的fsdb文件是空的 sunruxu 2015-1-9 54723 shashabiaoge 2015-1-22 14:39
[求助] 求助:如何给sequence中的变量赋值?  ...2 oscillator_cn1 2012-9-19 114810 ia2ptk 2015-1-21 22:59
[求助] 有关UVM验证平台中激励的问题 stephendong 2015-1-21 22110 stephendong 2015-1-21 22:42
[讨论] uvm1.2相比uvm1.1d以及之前版本的改动 tmcb 2015-1-15 45655 ia2ptk 2015-1-21 21:53
[求助] ies12.20-irun 能仿真verilogA 么? ic小新 2015-1-6 73856 ic小新 2015-1-19 16:43
[求助] 数字为主导的数模混合仿真怎么做? ic小新 2015-1-13 44225 ic小新 2015-1-19 16:41
[求助] 求助 怎样在verdi中配置仿真器VCS attach_img  ...2 javasun 2012-3-12 105853 yinqingyu 2015-1-17 22:09
[求助] verdi200901安装问题  ...2 sxymj 2012-11-11 103956 yinqingyu 2015-1-17 22:04
[求助] 请教下VIP的概念 xt20105069 2015-1-17 01996 xt20105069 2015-1-17 13:22
[求助] 请教下VIP的概念 xt20105069 2015-1-17 02510 xt20105069 2015-1-17 13:20
[求助] system verilog 怎样打印接口信号?  ...2 ck040521 2012-4-10 108971 kiawe 2015-1-17 03:23
[求助] 验证计划 crystal_duan 2015-1-16 01949 crystal_duan 2015-1-16 21:12
[求助] 关于modelsim进行OVL的仿真,断言fire信号始终是高组态,求解多谢 attach_img sunruxu 2015-1-15 03293 sunruxu 2015-1-15 16:03
[求助] unresolved external symbol "__declspec(dllimport) ... xm900626 2015-1-15 01892 xm900626 2015-1-15 15:45
[求助] UVM phase执行顺序的问题 xuhaoee 2015-1-13 12946 longxigen 2015-1-14 16:16
[求助] 面向对象派生内存分配情况 xuhaoee 2015-1-13 12129 A1985 2015-1-14 09:46
[求助] 求助各位前辈大神,FPGA逻辑验证 陆琦 2015-1-13 11919 A1985 2015-1-13 15:56
[求助] VCS仿真UVM报错求解 lynn414 2014-12-24 53300 lihaiyan_yiyi 2015-1-13 13:53
[解决] Error: Failed to find 'PLL_LOCKG' in hierarchical name eyeloveu 2012-6-21 18879 JIANGXHUA 2015-1-12 21:49
[资料] PlanAhead_UserGuide.官方资料 attachment  ...2 gechuanzhi2006 2011-1-1 144665 leoleo103 2015-1-12 19:26
[求助] LVS网表时无法生成LDD器件, sxb841018 2013-4-5 12178 aszx 2015-1-12 17:34
[求助] 如何验证状态机各个状态的正确性 bosome 2014-12-22 22238 zuiqiangzhe 2015-1-12 11:08
[求助] 求助:UVM中peek与read的区别这样大么? oscillator_cn1 2012-9-5 47788 ia2ptk 2015-1-9 23:41
[求助] 非常捉急,毕设关于PLL IP 全覆盖率的问题 nineteenth 2015-1-5 21798 seabeam 2015-1-8 09:08
[讨论] Incisive Enterprise Simulator(IES) nikh243t 2012-7-29 45525 ra3d 2015-1-8 07:53
[求助] 请教一个uvm_do_with的问题 xiaoyeah 2014-12-29 76791 qw342333 2015-1-7 23:47
[求助] 请问UVM中sequence 和 sequencer有什么区别?  ...2 lvbuwei20040815 2011-8-23 1311279 师大老六六 2015-1-7 22:19
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 20:17 , Processed in 0.033765 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块