在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (111)|订阅

IC验证讨论 今日: 0|主题: 6940|排名: 11 

[求助] vcs编译uvm1.2报错 ustccrz 2015-11-10 02426 ustccrz 2015-11-10 19:33
[求助] 【求助兼职】从事IC验证工作8年,有需要的请联系我,谢谢 xiaorub 2015-9-3 52751 feng841210 2015-11-10 18:04
[活动] makefile 参数传递 allencherry 2014-9-24 65498 feng841210 2015-11-10 16:10
[求助] VCS/NC-VLOG编译和仿真参数请教 hxc7206043 2015-11-6 32642 gogosese 2015-11-10 09:37
[讨论] 求问做验证有啥经典论文? ustccrz 2015-11-2 22053 ustccrz 2015-11-8 10:39
郁闷了一周的问题 tjaiwxc 2015-11-6 03214 tjaiwxc 2015-11-6 19:47
[资料] 亚稳态  ...2 TT50524 2013-4-5 134930 122013137 2015-11-3 14:37
[讨论] DRC验证的时候 xihi5400 2015-11-3 11998 朱子Ting 2015-11-3 13:51
[讨论] systemverilog在module中例化program的问题 似水如烟 2015-10-28 85086 似水如烟 2015-11-2 09:15
[求助] 仿真《SV测试平台编写指南》一段代码结果不符,哪个错了? rxg111sc 2015-10-31 12420 rxg111sc 2015-11-1 23:44
SystemC开发环境 tjaiwxc 2015-11-1 03042 tjaiwxc 2015-11-1 21:16
[求助] 菜鸟求助~关于功能覆盖率 zyt0224 2012-3-11 57702 feng841210 2015-10-31 19:16
[求助] systemverilog 语法请教 heroruirui 2015-10-30 21777 luyaker 2015-10-30 19:23
[讨论] 调用VCS工具跑仿真时会出现调用libsscore_vcsxxx.so,这是一个什么样的文件? SMHILYCM 2015-10-30 02272 SMHILYCM 2015-10-30 14:41
[求助] 本人菜鸟,刚刚接触功能覆盖率,用的是OVL断言库,我想生成功能覆盖率报告 盖文哲 2015-10-28 02160 盖文哲 2015-10-28 15:25
请教:vcs查看systemverilog的功能覆盖率  ...2 gordonyanyan 2009-9-7 1812435 盖文哲 2015-10-28 14:50
[求助] 用74LS83设计一个两位BCD加法器 xp3233596 2015-10-28 02178 xp3233596 2015-10-28 14:47
[求助] 使用ovl断言库时,是不是整个库都得编译啊 baddy2323 2012-8-2 22233 盖文哲 2015-10-28 12:02
[求助] 非IC验证师问各位前辈一个问题~~~~~求助~~~~ - [悬赏 200 信元资产] lbz053273 2015-9-4 52608 hit_troy 2015-10-28 10:21
[原创] 请教UVM的warning atlandis 2015-10-27 02539 atlandis 2015-10-27 17:22
[求助] vcs 安装时说路径找不见 - [悬赏 100 信元资产] a1490300387 2015-10-25 104513 a1490300387 2015-10-27 17:05
[求助] vcs有没有关于VHDL代码中memory初始化的命令呢? hanxinhui 2015-10-23 22959 hanxinhui 2015-10-26 14:30
再问DesignWare验证  ...2 InterNOK 2009-3-10 1510244 longer0116 2015-10-26 13:10
[求助] 求一个《Systemverilog Assertion应用指南》的代码 ustccrz 2015-10-26 01941 ustccrz 2015-10-26 11:18
[求助] 关于仿真时PLL启不来 zjt412 2015-8-31 32308 whzwwj1979 2015-10-25 23:59
[求助] verilog怎么写条件控制仿真结束? leonpureman 2015-9-8 63268 whzwwj1979 2015-10-25 23:52
[求助] 求助!vcs编译完执行simv文件,提示没有命令 eda—wdy 2015-6-18 21777 whzwwj1979 2015-10-25 23:46
[求助] 求denali puresuite 3.2 license caicaixuehua 2013-3-15 32836 whzwwj1979 2015-10-25 23:43
[求助] 关于SAT求解器 可木 2015-10-25 01545 可木 2015-10-25 10:48
[求助] DDR3 的有两个ODT pin ,ODT0和ODT1 有什么区别吗 北極企鵝 2015-10-12 13627 北極企鵝 2015-10-23 10:55
[招聘] 全球顶尖半导体企业招聘短期验证工程师 zhongbo1127 2015-10-15 12606 rickbest 2015-10-22 13:32
[求助] questasim的$signal_force的使用 kangsongsong 2015-10-21 01933 kangsongsong 2015-10-21 21:27
[求助] 写systemverilog代码时,gvim的自动补全功能 luyaker 2015-10-21 24478 luyaker 2015-10-21 17:16
[讨论] Monitor 中为什么要定义3个数组? macrohard 2015-10-20 32066 macrohard 2015-10-20 16:37
[求助] Questa CDC zhww 2015-10-20 02237 zhww 2015-10-20 09:52
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 07:05 , Processed in 0.023760 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块