在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (112) |订阅

IC验证讨论 今日: 1 |主题: 6948|排名: 37 

[求助] ncverilog不支持sv的结构体使用位置赋值吗? xinxiangbaiheqd 2015-11-18 02341 xinxiangbaiheqd 2015-11-18 16:47
[求助] questasim 的amba使用求助 duanli112 2012-9-4 95742 Ryggeor 2015-11-18 01:48
[求助] formailty设计和网表有不匹配但找不到不匹配点的对应源代码 zxxytdx 2015-11-9 12302 songw 2015-11-17 19:57
[求助] IC5141veriloga求助 yinsedexia 2015-11-16 02274 yinsedexia 2015-11-16 10:44
[求助] VCS混合编译VHDL, SV求助 rice973 2012-1-12 39029 husthxing 2015-11-15 23:12
郁闷了一周的问题 tjaiwxc 2015-11-6 14909 tjaiwxc 2015-11-14 23:40
学习SystemC应具备的C++基本语法 tjaiwxc 2015-11-14 04168 tjaiwxc 2015-11-14 18:34
[讨论] vcs 覆盖率整合 TT50524 2013-3-12 13286 jeffej 2015-11-14 10:02
[求助] 故障覆盖率 怎样计算? czjkk 2011-8-23 89361 zhongpeng366 2015-11-11 14:04
[求助] vcs编译uvm1.2报错 ustccrz 2015-11-10 02494 ustccrz 2015-11-10 19:33
[求助] 【求助兼职】从事IC验证工作8年,有需要的请联系我,谢谢 xiaorub 2015-9-3 52830 feng841210 2015-11-10 18:04
[活动] makefile 参数传递 allencherry 2014-9-24 65584 feng841210 2015-11-10 16:10
[求助] VCS/NC-VLOG编译和仿真参数请教 hxc7206043 2015-11-6 32706 gogosese 2015-11-10 09:37
[讨论] 求问做验证有啥经典论文? ustccrz 2015-11-2 22148 ustccrz 2015-11-8 10:39
郁闷了一周的问题 tjaiwxc 2015-11-6 03285 tjaiwxc 2015-11-6 19:47
[资料] 亚稳态  ...2 TT50524 2013-4-5 135128 122013137 2015-11-3 14:37
[讨论] DRC验证的时候 xihi5400 2015-11-3 12062 朱子Ting 2015-11-3 13:51
[讨论] systemverilog在module中例化program的问题 似水如烟 2015-10-28 85201 似水如烟 2015-11-2 09:15
[求助] 仿真《SV测试平台编写指南》一段代码结果不符,哪个错了? rxg111sc 2015-10-31 12480 rxg111sc 2015-11-1 23:44
SystemC开发环境 tjaiwxc 2015-11-1 03081 tjaiwxc 2015-11-1 21:16
[求助] 菜鸟求助~关于功能覆盖率 zyt0224 2012-3-11 57771 feng841210 2015-10-31 19:16
[求助] systemverilog 语法请教 heroruirui 2015-10-30 21836 luyaker 2015-10-30 19:23
[讨论] 调用VCS工具跑仿真时会出现调用libsscore_vcsxxx.so,这是一个什么样的文件? SMHILYCM 2015-10-30 02327 SMHILYCM 2015-10-30 14:41
[求助] 本人菜鸟,刚刚接触功能覆盖率,用的是OVL断言库,我想生成功能覆盖率报告 盖文哲 2015-10-28 02201 盖文哲 2015-10-28 15:25
请教:vcs查看systemverilog的功能覆盖率  ...2 gordonyanyan 2009-9-7 1812599 盖文哲 2015-10-28 14:50
[求助] 用74LS83设计一个两位BCD加法器 xp3233596 2015-10-28 02224 xp3233596 2015-10-28 14:47
[求助] 使用ovl断言库时,是不是整个库都得编译啊 baddy2323 2012-8-2 22326 盖文哲 2015-10-28 12:02
[求助] 非IC验证师问各位前辈一个问题~~~~~求助~~~~ - [悬赏 200 信元资产] lbz053273 2015-9-4 52728 hit_troy 2015-10-28 10:21
[原创] 请教UVM的warning atlandis 2015-10-27 02623 atlandis 2015-10-27 17:22
[求助] vcs 安装时说路径找不见 - [悬赏 100 信元资产] a1490300387 2015-10-25 104748 a1490300387 2015-10-27 17:05
[求助] vcs有没有关于VHDL代码中memory初始化的命令呢? hanxinhui 2015-10-23 23044 hanxinhui 2015-10-26 14:30
再问DesignWare验证  ...2 InterNOK 2009-3-10 1510462 longer0116 2015-10-26 13:10
[求助] 求一个《Systemverilog Assertion应用指南》的代码 ustccrz 2015-10-26 01991 ustccrz 2015-10-26 11:18
[求助] 关于仿真时PLL启不来 zjt412 2015-8-31 32383 whzwwj1979 2015-10-25 23:59
[求助] verilog怎么写条件控制仿真结束? leonpureman 2015-9-8 63410 whzwwj1979 2015-10-25 23:52
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-28 13:13 , Processed in 0.025021 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块