在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (109)|订阅

IC验证讨论 今日: 0|主题: 6930|排名: 18 

[求助] 请教:UVM run_phase中设计进程,不能使用#10ms这样的方式等待时间,原因是什么? Jos 2016-2-19 32286 Jos 2016-2-22 16:52
[求助] uvm环境下sequence的时序控制问题 geff 2014-3-21 64888 Mclaren_susy 2016-2-22 12:22
[求助] 求上海浦东新区附近的关于数字IC设计或者验证的培训 gao526 2016-2-19 02314 gao526 2016-2-19 09:44
[求助] systemVerilog强制类型和位宽转换的问题 mcm908911 2016-2-16 46366 A1985 2016-2-18 13:16
[求助] 求助,一个UVM设计需要找人做! miracle_zhan 2016-2-10 02153 miracle_zhan 2016-2-10 10:47
[求助] 为什么不能给A[i][j:0]赋值 sages 2016-2-4 12408 sages 2016-2-4 12:36
[求助] UVM Reg_Model对于XILINX IPRAM 如何建立BACKDOOR访问 AnswerLJ 2016-1-30 22832 luyaker 2016-2-2 14:29
[求助] UVM怎么启动??? 周东方 2014-6-26 75355 姜坤之茧 2016-1-31 16:19
[求助] 求助 运行verdi命令 出现以下提示 是什么问题啊 求大侠详解 dingliang201219 2013-7-31 58186 skjeon78 2016-1-31 14:02
[求助] ius11中进行UVM仿真出错,求助  ...2 timxavier 2012-8-30 136688 lihongpengtd 2016-1-30 15:39
[原创] 关于register model的后门读写问题 xdhuch 2016-1-23 12706 xdhuch 2016-1-27 10:22
求:SystemVerilog编写的能跑得通的源码一份  ...2 pkulafang 2009-6-10 135450 shifengde 2016-1-26 11:16
[求助] uvm中的run_test函数 ustccrz 2015-11-8 74889 ustccrz 2016-1-25 09:12
[求助] starc抽取参数失败:Error:Cell an02d0 doesn't exist in AGF dennisi123 2014-8-18 42287 skjeon78 2016-1-24 09:36
[资料] laker l3 license加数据恢复软件 试用过绝对可以 panwj123 2012-6-24 94694 cywu 2016-1-24 03:00
[求助] sv中,ref和output有啥区别没 logue 2016-1-21 25920 seabeam 2016-1-23 22:39
[招聘] IC Verification Senior Engineer/Lead logue 2016-1-21 12409 xdhuch 2016-1-23 17:08
[求助] 請問有關systemverilog 裡的clocking block ccmake23 2016-1-23 03593 ccmake23 2016-1-23 09:32
[求助] Verdi 有没有启动时自动读入的配置文件 ogilgamesho 2016-1-21 02117 ogilgamesho 2016-1-21 11:00
[讨论] case与验证环境的划分界限? zsftm 2016-1-19 22633 A1985 2016-1-20 13:52
[求助] interface 接口延时?? dyytx 2016-1-18 11633 AnswerLJ 2016-1-20 12:35
[求助] 文章中芯片的功耗问题 mutl1912 2015-12-24 32464 mingyuanyu 2016-1-19 14:13
[求助] covergroup中可以用if语句吗 zuiqiangzhe 2016-1-18 12507 luyaker 2016-1-19 09:04
[求助] 支持uvm的工具版本 legendvan 2016-1-17 01736 legendvan 2016-1-17 11:09
[求助] 与非门rs触发器的输出状态 冰馨若颜 2016-1-5 21961 duguzhang 2016-1-16 05:27
请教 SystemVerilog 高手 xiaobenyi 2008-4-22 810396 duguzhang 2016-1-16 04:58
[讨论] 哪位大侠用过mentor的stilverify这个工具? liqiang998 2016-1-13 02417 liqiang998 2016-1-13 14:15
[求助] 在波形上测试两个信号之间的时间差的那两条线,能再多加几条线吗?怎么加? dyytx 2016-1-11 01775 dyytx 2016-1-11 10:15
[资料] 跪求 Questasim10.1c 32 bit 的 破解文件  ...2 snow2013 2013-1-1 106728 skjeon78 2016-1-9 23:44
求助questasim跑sv DPI tutorial时遇到的错误  ...2 lee_267 2009-8-12 1512080 skjeon78 2016-1-9 23:16
[求助] 求问关于questasim(modelsim)反标sdf文件失败的问题 mndzjsjczex 2015-10-23 54428 mndzjsjczex 2016-1-6 09:18
[求助] VHDL里 用force报错 dyytx 2016-1-5 02088 dyytx 2016-1-5 14:55
[求助] 有谁知道验证方面的论文有哪些适合投稿的期刊吗???EI或者SCI的 勤劳的小男人 2015-12-25 32347 peepeekid 2016-1-5 03:56
[求助] starrc 13年以后的版本没有linux包?为什么我在网上找不到? dennisi123 2014-8-18 31886 zhou_charles 2016-1-5 00:03
[原创] 求助:关于使用VMT_VIP对AXI_MASTER验证的问题 sunhui_asic 2012-10-31 64792 freeren_liming 2016-1-4 10:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-17 02:57 , Processed in 0.025625 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块