在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (114) |订阅

IC验证讨论 今日: 0|主题: 6968|排名: 22 

[调查] IC业还能发展几年? 风帆魅影 2016-1-6 73266 qijunone 2016-3-2 12:27
[求助] 请问:什么情况下URG会说找不到valid test?明明有的说 oscillator_cn1 2014-11-26 25286 qzzidane 2016-3-2 08:58
[求助] 新手发问:什么是IP-XACT文件,它保存了什么信息,该怎么获得? oscillator_cn1 2012-6-12 412390 liuzhao87 2016-3-1 14:11
[讨论] 破解verdi的一个问题  ...2 DZ小亮 2013-1-30 1310745 ye_hong_lei 2016-2-27 23:50
[求助] 做IC验证需要关注哪些论文会议期刊? ajzcr 2015-10-14 22649 legendvan 2016-2-24 23:15
[求助] 关于sv的一个数据赋值的疑问 logue 2016-2-15 52760 A1985 2016-2-24 16:03
[求助] 请问功能覆盖率中怎样让vcs不统计automatically generated corss bins welco 2016-2-17 23318 welco 2016-2-24 09:41
[原创] 哪位大侠有cadence工艺库文件  ...23 sjzdzzgc 2010-5-18 2612565 花开一夏 2016-2-23 03:35
[求助] debussy 的 RC文件 如何以命令行的方式产生 AnswerLJ 2016-2-22 01738 AnswerLJ 2016-2-22 17:05
[求助] 请教:UVM run_phase中设计进程,不能使用#10ms这样的方式等待时间,原因是什么? Jos 2016-2-19 32443 Jos 2016-2-22 16:52
[求助] uvm环境下sequence的时序控制问题 geff 2014-3-21 65166 Mclaren_susy 2016-2-22 12:22
[求助] 求上海浦东新区附近的关于数字IC设计或者验证的培训 gao526 2016-2-19 02440 gao526 2016-2-19 09:44
[求助] systemVerilog强制类型和位宽转换的问题 mcm908911 2016-2-16 46564 A1985 2016-2-18 13:16
[求助] 求助,一个UVM设计需要找人做! miracle_zhan 2016-2-10 02367 miracle_zhan 2016-2-10 10:47
[求助] 为什么不能给A[i][j:0]赋值 sages 2016-2-4 12627 sages 2016-2-4 12:36
[求助] UVM Reg_Model对于XILINX IPRAM 如何建立BACKDOOR访问 AnswerLJ 2016-1-30 23002 luyaker 2016-2-2 14:29
[求助] UVM怎么启动??? 周东方 2014-6-26 75508 姜坤之茧 2016-1-31 16:19
[求助] 求助 运行verdi命令 出现以下提示 是什么问题啊 求大侠详解 dingliang201219 2013-7-31 58465 skjeon78 2016-1-31 14:02
[求助] ius11中进行UVM仿真出错,求助  ...2 timxavier 2012-8-30 137159 lihongpengtd 2016-1-30 15:39
[原创] 关于register model的后门读写问题 xdhuch 2016-1-23 12811 xdhuch 2016-1-27 10:22
求:SystemVerilog编写的能跑得通的源码一份  ...2 pkulafang 2009-6-10 135842 shifengde 2016-1-26 11:16
[求助] uvm中的run_test函数 ustccrz 2015-11-8 75120 ustccrz 2016-1-25 09:12
[求助] starc抽取参数失败:Error:Cell an02d0 doesn't exist in AGF dennisi123 2014-8-18 42425 skjeon78 2016-1-24 09:36
[资料] laker l3 license加数据恢复软件 试用过绝对可以 panwj123 2012-6-24 94921 cywu 2016-1-24 03:00
[求助] sv中,ref和output有啥区别没 logue 2016-1-21 26093 seabeam 2016-1-23 22:39
[招聘] IC Verification Senior Engineer/Lead logue 2016-1-21 12493 xdhuch 2016-1-23 17:08
[求助] 請問有關systemverilog 裡的clocking block ccmake23 2016-1-23 03881 ccmake23 2016-1-23 09:32
[求助] Verdi 有没有启动时自动读入的配置文件 ogilgamesho 2016-1-21 02249 ogilgamesho 2016-1-21 11:00
[讨论] case与验证环境的划分界限? zsftm 2016-1-19 22815 A1985 2016-1-20 13:52
[求助] interface 接口延时?? dyytx 2016-1-18 11775 AnswerLJ 2016-1-20 12:35
[求助] 文章中芯片的功耗问题 mutl1912 2015-12-24 32650 mingyuanyu 2016-1-19 14:13
[求助] covergroup中可以用if语句吗 zuiqiangzhe 2016-1-18 12710 luyaker 2016-1-19 09:04
[求助] 支持uvm的工具版本 legendvan 2016-1-17 01857 legendvan 2016-1-17 11:09
[求助] 与非门rs触发器的输出状态 冰馨若颜 2016-1-5 22103 duguzhang 2016-1-16 05:27
请教 SystemVerilog 高手 xiaobenyi 2008-4-22 810606 duguzhang 2016-1-16 04:58
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-18 00:23 , Processed in 0.027193 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块