EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论

IC验证讨论今日: 2 |主题: 6930|排名: 22

1 ... 120 121 122 123124125 126 127 ... 198 / 198 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 哪位解释一下：synopys VIP/vmm/vmt/vera/rvm这几个技术的联系啊 ...2 3 4	阿基里奥斯 2010-1-16	3820293	freeren_liming 2016-1-4 10:51
[求助] vcs code coverage中urg的问题	五月一 2011-4-25	612943	jjww110 2015-12-31 10:19
[求助] modesim设置UVM环境的时候出现这个，怎么办！紧急！紧急！求助！求助！高回报！	liguangyu8818 2015-8-27	12983	tianch 2015-12-30 22:47
[讨论] 请教如何在ovm/uvm中通过顶层test传参数给intereface？	Ameteur 2015-12-24	12707	Ameteur 2015-12-30 21:10
[求助] ICC做完APR后放到calibre中做LVS，各种出错怎么办？？	左手白右手黑 2012-9-30	23097	zhou_charles 2015-12-30 17:19
[求助] 求助 SRAM HSPICE	eecsir 2013-12-23	42530	daothang 2015-12-29 15:38
[求助] nc verilog dump波形问题	simonhqz 2015-12-23	84745	jyaray 2015-12-29 14:50
[原创] synopsys VIP ...2	kingty308 2010-3-4	1311919	chinahhucai 2015-12-29 11:25
[求助] C++ test 调用 SV的函数，取不到想要的值	qingkongping 2015-11-30	22584	AnswerLJ 2015-12-26 11:08
[求助] 如何从验证环境返回值给仿真器	simonhqz 2015-12-25	12161	gogosese 2015-12-25 18:18
[求助] interface 和 dut 端口信号I/O方向是相反还是相同？	dyytx 2015-12-23	22326	Ameteur 2015-12-25 15:07
[求助] 怎样实现system_verilog 和c_model的联合调制呢?	toby4111981 2015-11-25	11803	gogosese 2015-12-25 14:04
[求助] [求助]VCS。综合后仿真。反标SDF文件问题	chinabiao 2012-6-18	49414	yi4105635 2015-12-24 17:21
[原创] sv 怎么加队列的随机化约束	xjtuboy 2015-12-19	33683	AnswerLJ 2015-12-24 15:50
[讨论] 如何对断言的输出进行定向	AnswerLJ 2015-12-24	02316	AnswerLJ 2015-12-24 15:46
[求助] 新版本的modelsim是不是集成了类似verdi/debussy的功能？	arccosx 2014-1-23	93837	liuguangxi 2015-12-23 16:28
[求助] 求高手：regression sim， "bsub: command not found", 怎么解决？？	sanfranc 2015-12-18	47659	gaurson 2015-12-21 01:04
[求助] 如何在DVE中用Tcl对捕获信号进行进制变换？	Ameteur 2015-12-20	12033	Ameteur 2015-12-20 13:49
[求助] PHEMT 后端工艺	xqxq3026 2015-12-15	01803	xqxq3026 2015-12-15 10:56
[求助] 求助veridi配置技巧	朝誊 2015-12-15	02129	朝誊 2015-12-15 10:00
DC 的ungroup -all 和ungroup -all -flatten的相关问题	cwg540 2009-4-27	57984	_shanks 2015-12-14 18:09
[求助] icc怎么处理前端网表带进了的spare cell	SKILLER 2015-12-10	12440	SKILLER 2015-12-14 10:24
[求助] 关于UVM的一些问题	jiangcx009 2015-12-11	22469	jiangcx009 2015-12-11 18:52
[求助] voltage area	潇风 2015-12-11	02189	潇风 2015-12-11 09:49
[求助] compile_ultra中的-incremental选不项是什么意思？	潇风 2015-7-10	23475	潇风 2015-12-11 09:47
[求助] 数字后仿问题	oceanlee 2015-12-8	12188	oceanlee 2015-12-8 14:04
[求助] 芯片的复位验证？	recorner 2015-12-7	02230	recorner 2015-12-7 19:42
[讨论] [转]Verilog/Systemverilog/UVM simulation online	yyzbest 2015-12-6	12283	qpbcl3 2015-12-7 10:53
[原创] IC 设计验证软件安装启动缺少库问题	kingyuan 2015-12-2	12844	georgejor 2015-12-4 17:27
[求助] UVM INFO输出关掉出现问题	goodivan 2015-12-3	12114	南宫恨 2015-12-4 11:09
[讨论] uvm 芯片中存在多个模块级联的情况，请问级联内部的信号怎么监测的？	allencherry 2014-9-11	64752	Ameteur 2015-12-3 22:49
[求助] sentaurus 初学者关于sde命令的一个问题	陈安妮 2015-9-7	12802	pnono 2015-12-3 21:21
[求助] randsequence使用方法	changdl 2015-12-3	02649	changdl 2015-12-3 11:23
[转贴] fopen的使用，verilog也这么用	shuke 2010-2-3	512211	fqcybf 2015-12-2 14:53
[求助] sequence定义为参数话的类，uvm会报warning,当前的sequencer不知道和那个sequence连接	allencherry 2015-12-2	01569	allencherry 2015-12-2 08:27

1 ... 120 121 122 123124125 126 127 ... 198 / 198 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

IC验证讨论今日: 2 |主题: 6930|排名: 22

快速发帖

浏览过的版块

站长推荐 /1

IC验证讨论 今日: 2 |主题: 6930|排名: 22

快速发帖

浏览过的版块

站长推荐 /1

IC验证讨论今日: 2 |主题: 6930|排名: 22