systemVerilog强制类型和位宽转换的问题

mcm908911 · 发表于 2016-2-16 22:00:07

您需要登录才可以下载或查看，没有账号？注册

x

bit [7:0] arry [3]; //数组
int data; //data大小0~7

bit[1][2:0] = 3'（bit'(data)）; //请问这样对吗？还是不要前面的3'

谢谢！

mcm908911 · 发表于 2016-2-16 22:00:46

arry[1][2:0] = 3'（bit'(data)）; //请问这样对吗？还是不要前面的3'

A1985 · 发表于 2016-2-17 10:59:16

bit[1][2:0] = data即可。自动截断。

mcm908911 · 发表于 2016-2-17 21:44:43

回复 3# A1985

谢谢！也不用 bit'(data) 吗？
data是int类型的

A1985 · 发表于 2016-2-18 13:16:12

sv是弱语言，不需要，要的话也不是这样写。

[求助] systemVerilog强制类型和位宽转换的问题