在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4621|回复: 13

求:SystemVerilog编写的能跑得通的源码一份

[复制链接]
发表于 2009-6-10 08:44:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
跪求SystemVerilog编写的能跑得通的源码一份,谁有麻烦上传一下,十分感谢!!!!!!!!
发表于 2009-6-18 21:21:11 | 显示全部楼层
很多啊
modelsim里的example都可用的

controller.rar

46.68 KB, 下载次数: 52 , 下载积分: 资产 -2 信元, 下载支出 2 信元

example

 楼主| 发表于 2009-8-21 16:32:53 | 显示全部楼层
谢谢你!!有事你说话~我会尽力帮忙的@
发表于 2009-8-22 09:25:30 | 显示全部楼层
互相學習~
发表于 2009-8-31 12:53:05 | 显示全部楼层
I will try it~
发表于 2009-8-31 13:38:03 | 显示全部楼层
嗯,不错。正在学习
发表于 2010-1-9 00:33:09 | 显示全部楼层
I will try it~
 楼主| 发表于 2010-1-12 17:46:02 | 显示全部楼层
谁还有,再上传份呀,谢谢!!
发表于 2010-1-13 22:07:31 | 显示全部楼层
谁还有,再上传份呀,谢谢!!
发表于 2011-4-21 16:30:32 | 显示全部楼层
systemverilog编写的文件名后缀应该是.sv吧?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-21 15:32 , Processed in 0.023324 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表