IC验证讨论今日: 1 |主题: 6948|排名: 37

1 ... 121 122 123 124125126 127 128 ... 199 / 199 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 如何对断言的输出进行定向	AnswerLJ 2015-12-24	02468	AnswerLJ 2015-12-24 15:46
[求助] 新版本的modelsim是不是集成了类似verdi/debussy的功能？	arccosx 2014-1-23	94015	liuguangxi 2015-12-23 16:28
[求助] 求高手：regression sim， "bsub: command not found", 怎么解决？？	sanfranc 2015-12-18	47852	gaurson 2015-12-21 01:04
[求助] 如何在DVE中用Tcl对捕获信号进行进制变换？	Ameteur 2015-12-20	12146	Ameteur 2015-12-20 13:49
[求助] PHEMT 后端工艺	xqxq3026 2015-12-15	01868	xqxq3026 2015-12-15 10:56
[求助] 求助veridi配置技巧	朝誊 2015-12-15	02262	朝誊 2015-12-15 10:00
DC 的ungroup -all 和ungroup -all -flatten的相关问题	cwg540 2009-4-27	58101	_shanks 2015-12-14 18:09
[求助] icc怎么处理前端网表带进了的spare cell	SKILLER 2015-12-10	12567	SKILLER 2015-12-14 10:24
[求助] 关于UVM的一些问题	jiangcx009 2015-12-11	22586	jiangcx009 2015-12-11 18:52
[求助] voltage area	潇风 2015-12-11	02237	潇风 2015-12-11 09:49
[求助] compile_ultra中的-incremental选不项是什么意思？	潇风 2015-7-10	23605	潇风 2015-12-11 09:47
[求助] 数字后仿问题	oceanlee 2015-12-8	12305	oceanlee 2015-12-8 14:04
[求助] 芯片的复位验证？	recorner 2015-12-7	02311	recorner 2015-12-7 19:42
[讨论] [转]Verilog/Systemverilog/UVM simulation online	yyzbest 2015-12-6	12398	qpbcl3 2015-12-7 10:53
[原创] IC 设计验证软件安装启动缺少库问题	kingyuan 2015-12-2	12996	georgejor 2015-12-4 17:27
[求助] UVM INFO输出关掉出现问题	goodivan 2015-12-3	12222	南宫恨 2015-12-4 11:09
[讨论] uvm 芯片中存在多个模块级联的情况，请问级联内部的信号怎么监测的？	allencherry 2014-9-11	64966	Ameteur 2015-12-3 22:49
[求助] sentaurus 初学者关于sde命令的一个问题	陈安妮 2015-9-7	12944	pnono 2015-12-3 21:21
[求助] randsequence使用方法	changdl 2015-12-3	02733	changdl 2015-12-3 11:23
[转贴] fopen的使用，verilog也这么用	shuke 2010-2-3	512392	fqcybf 2015-12-2 14:53
[求助] sequence定义为参数话的类，uvm会报warning,当前的sequencer不知道和那个sequence连接	allencherry 2015-12-2	01625	allencherry 2015-12-2 08:27
[讨论] DDR3 DQS 测量到的信号的回沟比较大，跟那些原因有关	北極企鵝 2015-10-23	33563	lazybear 2015-11-30 10:22
[求助] ISE与questasim_10.1d联合仿真的问题。求教！	ryl_1989 2015-11-30	02386	ryl_1989 2015-11-30 00:21
[求助] UVM疑问	白兴金 2015-11-27	42636	白兴金 2015-11-28 21:01
[求助] 怎么解决formality验证中BBPin unmatched	yanpeace 2015-7-14	15711	SKILLER 2015-11-26 09:31
[讨论] Verilog VHDL 排版插件	luoyanghero 2015-11-24	22443	haitaox 2015-11-25 09:02
[求助] 用 nc_verilog跑波形的问题~	芹菜饺子 2015-11-24	11963	zw84611 2015-11-25 06:59
[求助] 请问windows下用modelsim仿真怎么一次把所有信号的波形dump出来	spirit0302 2015-8-16	23365	王皓 2015-11-24 20:36
[求助] 使用systemverilog完成仿真时钟频率的自动调整	zhouyuwo 2015-11-20	63613	gaurson 2015-11-23 22:48
[求助] uvm_do 报错，说参数类型不匹配	roc2007 2015-11-13	73172	roc2007 2015-11-23 20:32
[求助] 有没有做过存储器内建自修复的	eda—wdy 2015-11-23	01465	eda—wdy 2015-11-23 19:29
[求助] usb vip svt的问题请教	duanli112 2015-11-23	03135	duanli112 2015-11-23 18:13
[求助] UVM+Vvhdl语言，经验求职	9065574912 2015-10-9	43254	zrzf23 2015-11-23 16:53
[求助] IC5141集成calibre - [悬赏 20 信元资产]	fzu_physics 2013-10-9	22510	jeffej 2015-11-22 10:56
[求助] VCS晶体管级仿真出错	qiufeng 2015-11-18	11863	shrimp_suo 2015-11-20 23:39

1 ... 121 122 123 124125126 127 128 ... 199 / 199 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

IC验证讨论今日: 1 |主题: 6948|排名: 37

快速发帖

浏览过的版块

站长推荐 /2

IC验证讨论 今日: 1 |主题: 6948|排名: 37

快速发帖

浏览过的版块

站长推荐 /2

IC验证讨论今日: 1 |主题: 6948|排名: 37