在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (111)|订阅

IC验证讨论 今日: 0|主题: 6940|排名: 78 

[求助] voltage area 潇风 2015-12-11 02204 潇风 2015-12-11 09:49
[求助] compile_ultra中的-incremental选不项是什么意思? 潇风 2015-7-10 23523 潇风 2015-12-11 09:47
[求助] 数字后仿问题 oceanlee 2015-12-8 12222 oceanlee 2015-12-8 14:04
[求助] 芯片的复位验证? recorner 2015-12-7 02258 recorner 2015-12-7 19:42
[讨论] [转]Verilog/Systemverilog/UVM simulation online yyzbest 2015-12-6 12332 qpbcl3 2015-12-7 10:53
[原创] IC 设计验证软件安装启动缺少库问题 kingyuan 2015-12-2 12897 georgejor 2015-12-4 17:27
[求助] UVM INFO输出关掉出现问题 goodivan 2015-12-3 12142 南宫恨 2015-12-4 11:09
[讨论] uvm 芯片中存在多个模块级联的情况,请问级联内部的信号怎么监测的? allencherry 2014-9-11 64834 Ameteur 2015-12-3 22:49
[求助] sentaurus 初学者 关于sde命令的一个问题 陈安妮 2015-9-7 12842 pnono 2015-12-3 21:21
[求助] randsequence使用方法 changdl 2015-12-3 02692 changdl 2015-12-3 11:23
[转贴] fopen的使用,verilog也这么用 shuke 2010-2-3 512268 fqcybf 2015-12-2 14:53
[求助] sequence定义为参数话的类,uvm会报warning,当前的sequencer不知道和那个sequence连接 allencherry 2015-12-2 01584 allencherry 2015-12-2 08:27
[讨论] DDR3 DQS 测量到的信号的回沟比较大,跟那些原因有关 北極企鵝 2015-10-23 33436 lazybear 2015-11-30 10:22
[求助] ISE与questasim_10.1d联合仿真的问题。求教! ryl_1989 2015-11-30 02310 ryl_1989 2015-11-30 00:21
[求助] UVM疑问 白兴金 2015-11-27 42490 白兴金 2015-11-28 21:01
[求助] 怎么解决formality验证中BBPin unmatched yanpeace 2015-7-14 15631 SKILLER 2015-11-26 09:31
[讨论] Verilog VHDL 排版插件 luoyanghero 2015-11-24 22353 haitaox 2015-11-25 09:02
[求助] 用 nc_verilog跑波形的问题~ 芹菜饺子 2015-11-24 11888 zw84611 2015-11-25 06:59
[求助] 请问windows下用modelsim仿真怎么一次把所有信号的波形dump出来 spirit0302 2015-8-16 23270 王皓 2015-11-24 20:36
[求助] 使用systemverilog完成仿真时钟频率的自动调整 zhouyuwo 2015-11-20 63505 gaurson 2015-11-23 22:48
[求助] uvm_do 报错,说参数类型不匹配 roc2007 2015-11-13 73094 roc2007 2015-11-23 20:32
[求助] 有没有做过存储器内建自修复的 eda—wdy 2015-11-23 01444 eda—wdy 2015-11-23 19:29
[求助] usb vip svt的问题请教 duanli112 2015-11-23 03037 duanli112 2015-11-23 18:13
[求助] UVM+Vvhdl语言,经验求职 9065574912 2015-10-9 43184 zrzf23 2015-11-23 16:53
[求助] IC5141集成calibre - [悬赏 20 信元资产] fzu_physics 2013-10-9 22408 jeffej 2015-11-22 10:56
[求助] VCS晶体管级仿真出错 qiufeng 2015-11-18 11786 shrimp_suo 2015-11-20 23:39
[求助] ncverilog不支持sv的结构体使用位置赋值吗? xinxiangbaiheqd 2015-11-18 02294 xinxiangbaiheqd 2015-11-18 16:47
[求助] questasim 的amba使用求助 duanli112 2012-9-4 95631 Ryggeor 2015-11-18 01:48
[求助] formailty设计和网表有不匹配但找不到不匹配点的对应源代码 zxxytdx 2015-11-9 12245 songw 2015-11-17 19:57
[求助] IC5141veriloga求助 yinsedexia 2015-11-16 02200 yinsedexia 2015-11-16 10:44
[求助] VCS混合编译VHDL, SV求助 rice973 2012-1-12 38929 husthxing 2015-11-15 23:12
郁闷了一周的问题 tjaiwxc 2015-11-6 14865 tjaiwxc 2015-11-14 23:40
学习SystemC应具备的C++基本语法 tjaiwxc 2015-11-14 04112 tjaiwxc 2015-11-14 18:34
[讨论] vcs 覆盖率整合 TT50524 2013-3-12 13210 jeffej 2015-11-14 10:02
[求助] 故障覆盖率 怎样计算? czjkk 2011-8-23 89240 zhongpeng366 2015-11-11 14:04
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 02:35 , Processed in 0.036040 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块