设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › vcs编译uvm1.2报错

发新帖

查看: 2096|回复: 0

[求助] vcs编译uvm1.2报错

发表于 2015-11-10 19:33:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用vcs2011编译uvm-1.2中的examples/simple/tlm1/fifo中的Makefile.vcs报了关于宏的错误
The character '=' is illeagal in the context.
"../../../../src/macros/uvm_object_defines.svh" 3359
Source info: `define uvm_record_int(NAME,VALUE,SIZE,RADIX=UVM_NORADIX) \

是不是我的VCS版本太低了，不支持`define中的参数中带有默认输入？

character, examples, simple

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:31 , Processed in 0.016035 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表