xilinx ise的simple dual port ram问题求解

chang75161 · 发表于 2016-5-10 15:17:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

ram uut_ram(.clka(clka),
.wea(wea),

.addra(addra),

.dina(dina),

.clkb(clkb),

.addrb(addrb),

.doutb(doutb),

.ena(ena),

.enb(enb)

);
这个是例化的ip核，，，请教，，为什么doutb输出的总是初始化文件中对应与addrb地址的值。。无论怎么改动，要么为0，要么是对应的这值，，看不出dina，addra，ena，wea的作用，，感觉不到这些值的意义，改动他们并不影响输出值，，，请教，，这些信号端口的作用是什么？？？如果哪位大神能够对应的设置一下我跑个仿真就更好了。。。

atomdust · 发表于 2016-5-10 15:40:02

信号端口的作用都没搞清楚怎么仿真呢？先把端口信号含义搞清楚，端口时序搞清楚，然后按照端口时序灌数据进去，然后查看数据输出。

xduryan · 发表于 2016-5-12 20:08:36

dout的值只跟addrb的值有关

[求助] xilinx ise的simple dual port ram问题求解

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2