设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (102) |订阅

IC验证讨论 今日: 4 |主题: 6732|排名: 11 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 请教使用UVM进行全芯片验证中，芯片内部接口如何验证？ attach_img  ...2 mylark 2014-12-31 135527 icfans3 2015-2-5 14:10
[求助] 如何修改verilog 同时打开的输出文件数？ roc2007 2010-11-24 54843 zhuisoc 2015-2-5 12:42
[原创] 知道verilog 常使用的leda差错 bloodtea 2011-7-16 22335 625963851 2015-2-5 10:34
[资料] 一个关于leda使用xilinx库的方法例子 attachment  ...2 nano_dv 2012-8-14 104907 625963851 2015-2-5 10:31
请问引线电感怎么测？ beatlin 2008-7-4 14201 apfel 2015-2-3 10:55
[求助] MATLAB编译成C后在Linux下的调用问题 xm900626 2015-1-21 43328 bkhzw6 2015-2-2 17:19
[讨论] 一个compile error引起的思考，还未解决，大家讨论一下~ sunmaoduo 2015-1-30 62889 seabeam 2015-1-30 12:29
[求助] uvm override xuhaoee 2015-1-29 33516 seabeam 2015-1-29 22:56
[求助] 如何模拟多个线程的CPU给DUT发送激励（使用VMM） zuiqiangzhe 2015-1-24 93733 zuiqiangzhe 2015-1-29 19:02
[求助] vcs 201403解释clocking block的问题 glife 2015-1-29 02271 glife 2015-1-29 16:04
[求助] UVM验证平台中自动对比 attach_img joeljun 2015-1-15 84474 seabeam 2015-1-29 12:54
[原创] 随机类内部随机类成员不能randomize的问题  ...2 tbb2009 2015-1-25 115227 seabeam 2015-1-29 12:45
[求助] 请教下VIP的概念 xt20105069 2015-1-17 13167 mrtang1983 2015-1-23 14:20
[求助] 新手急问，求好心大神指导，关于modelsim生成的fsdb文件是空的 sunruxu 2015-1-9 54623 shashabiaoge 2015-1-22 14:39
[求助] 求助：如何给sequence中的变量赋值？  ...2 oscillator_cn1 2012-9-19 114656 ia2ptk 2015-1-21 22:59
[求助] 有关UVM验证平台中激励的问题 stephendong 2015-1-21 22064 stephendong 2015-1-21 22:42
[讨论] uvm1.2相比uvm1.1d以及之前版本的改动 tmcb 2015-1-15 45576 ia2ptk 2015-1-21 21:53
[求助] ies12.20-irun 能仿真verilogA 么？ ic小新 2015-1-6 73791 ic小新 2015-1-19 16:43
[求助] 数字为主导的数模混合仿真怎么做？ ic小新 2015-1-13 44142 ic小新 2015-1-19 16:41
[求助] 求助 怎样在verdi中配置仿真器VCS attach_img  ...2 javasun 2012-3-12 105802 yinqingyu 2015-1-17 22:09
[求助] verdi200901安装问题  ...2 sxymj 2012-11-11 103881 yinqingyu 2015-1-17 22:04
[求助] 请教下VIP的概念 xt20105069 2015-1-17 01967 xt20105069 2015-1-17 13:22
[求助] 请教下VIP的概念 xt20105069 2015-1-17 02483 xt20105069 2015-1-17 13:20
[求助] system verilog 怎样打印接口信号？  ...2 ck040521 2012-4-10 108889 kiawe 2015-1-17 03:23
[求助] 验证计划 crystal_duan 2015-1-16 01918 crystal_duan 2015-1-16 21:12
[求助] 关于modelsim进行OVL的仿真，断言fire信号始终是高组态，求解多谢 attach_img sunruxu 2015-1-15 03219 sunruxu 2015-1-15 16:03
[求助] unresolved external symbol "__declspec(dllimport) ... xm900626 2015-1-15 01866 xm900626 2015-1-15 15:45
[求助] UVM phase执行顺序的问题 xuhaoee 2015-1-13 12900 longxigen 2015-1-14 16:16
[求助] 面向对象派生内存分配情况 xuhaoee 2015-1-13 12106 A1985 2015-1-14 09:46
[求助] 求助各位前辈大神，FPGA逻辑验证 陆琦 2015-1-13 11864 A1985 2015-1-13 15:56
[求助] VCS仿真UVM报错求解 lynn414 2014-12-24 53248 lihaiyan_yiyi 2015-1-13 13:53
[解决] Error: Failed to find 'PLL_LOCKG' in hierarchical name eyeloveu 2012-6-21 18799 JIANGXHUA 2015-1-12 21:49
[资料] PlanAhead_UserGuide.官方资料 attachment  ...2 gechuanzhi2006 2011-1-1 144574 leoleo103 2015-1-12 19:26
[求助] LVS网表时无法生成LDD器件， sxb841018 2013-4-5 12129 aszx 2015-1-12 17:34
[求助] 如何验证状态机各个状态的正确性 bosome 2014-12-22 22189 zuiqiangzhe 2015-1-12 11:08
下一页 »
1 ...125126127128129130131132... 193下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 13:57 , Processed in 0.029163 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块