在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (102) |订阅

IC验证讨论 今日: 4 |主题: 6732|排名: 11 

[求助] 请问想在linux系统搭建一个可以跑UVM的tc的环境,需要装些什么软件 盘古大帝 2014-12-16 02367 盘古大帝 2014-12-16 20:20
[求助] 验证时跑regression是的脚本问题 mxic 2010-8-13 23269 matlinsas 2014-12-15 22:02
[求助] ncverilog怎样做code coverage的分析?  ...2 rop195 2010-9-27 1610118 zhou4539 2014-12-13 16:49
[求助] Systemverilog interface与clocking定义的问题 liyandong1216 2014-12-5 610815 raindroper 2014-12-12 15:53
[求助] Formality:对含有FF的设计做Formality,为什么都报FF failing yanpeace 2014-12-11 24382 yanpeace 2014-12-12 08:47
[求助] 什么仪器能得到输入信号的频率随时间的变化曲线 attach_img 囧景 2014-12-9 11545 grow 2014-12-11 19:42
[求助] formality问题 gbsid 2014-12-11 01430 gbsid 2014-12-11 16:55
[求助] formality比较失败 gbsid 2014-12-11 01417 gbsid 2014-12-11 15:18
[求助] formality比较失败 gbsid 2014-12-10 01566 gbsid 2014-12-10 10:53
[求助] uvm_analysis_fifo 6862478 2014-6-13 94540 canima 2014-12-9 17:55
[求助] 在下求求各位大虾帮解决一下cadence ic610 license问题啊 attach_img mz1989 2010-12-17 32447 Charless 2014-12-9 17:49
DC中关于setup time与holdon time的说明 attachment  ...23456..7 pmi 2009-1-7 6514752 raindroper 2014-12-9 17:33
[求助] 简单的Flip_flop测试例做formality错误 yanpeace 2014-12-9 02027 yanpeace 2014-12-9 15:01
[求助] Formality: 求助脚本传参写法 yanpeace 2014-12-8 42409 yanpeace 2014-12-9 13:08
[求助] 怎么对一个存储器的控制进行验证,我只想要验证的思路 曦玄 2014-12-9 01482 曦玄 2014-12-9 11:40
[求助] uvm_driver如何对模块内部信号强制赋值 dongdongic 2014-12-5 43800 yamahill 2014-12-9 10:19
[求助] Formality:read_verilog的-vcs设定的引号变量写法 yanpeace 2014-12-8 12020 bob-yang 2014-12-9 10:12
[求助] uvm virtual sequence tmcb 2014-12-1 41946 seabeam 2014-12-9 09:08
[求助] 为何每个class定义里面都有一个new函数?这个函数的作用 mil818 2014-12-8 31543 mil818 2014-12-8 20:37
[求助] 为何每个class定义里面都有一个new函数?这个函数的作用 mil818 2014-12-8 31343 mil818 2014-12-8 17:23
[求助] UVM中port, export, imp是什么关系啊?  ...2 lvbuwei20040815 2011-8-24 168696 stephendong 2014-12-8 10:35
[求助] UVM求助 attach_img  ...2 kangsongsong 2014-11-4 104328 shimuzhou 2014-12-5 20:57
[求助] 有关UVM宏的问题 stephendong 2014-11-10 82504 shimuzhou 2014-12-5 20:55
[求助] 关于sv中对象的创建 attach_img gbsid 2014-11-17 42055 shimuzhou 2014-12-5 20:36
[讨论] 展讯_芯片封装的协同设计_这个岗位怎么样? 风帆魅影 2014-10-31 43567 shimuzhou 2014-12-5 20:27
[求助] canden中自带analoglib库的仿真文件.csc放在哪 大官人 2014-11-24 11596 shimuzhou 2014-12-5 20:02
[求助] 怎样在Linux下安装与破解modelsim10.0 spchopper 2014-11-24 12232 shimuzhou 2014-12-5 20:01
[求助] makefile如何做字符串的拆分?? allencherry 2014-11-22 78222 shimuzhou 2014-12-5 19:39
[求助] 如何用C语言写verilog的testbench的输入激励? 北城以南 2014-12-1 43489 shimuzhou 2014-12-5 19:24
[讨论] writing testbench看起来好吃力。。。 thanksoar 2011-10-11 85702 shimuzhou 2014-12-5 19:09
[求助] 求助 sv如何定real型inout端口 xue_colin 2014-12-4 22771 shimuzhou 2014-12-5 19:05
[求助] 一个vcs编译核文件里glbl的问题 zhouchaozinc 2013-12-5 12195 csqorpheus 2014-12-5 13:33
[求助] questasim 对 interface 的支持 attachment nju044 2012-10-23 83342 shimuzhou 2014-12-5 11:09
[求助] 关于systemverilog的使用 attach_img  ...2 Dylanqi 2011-4-19 166151 shimuzhou 2014-12-5 11:03
[求助] UVM:Sequencer send_request not able to put to fifo tmcb 2014-12-3 33098 tmcb 2014-12-4 21:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 13:55 , Processed in 0.028890 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块