设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (109)|订阅

IC验证讨论 今日: 2 |主题: 6929|排名: 21 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 请教-关于COC ght19860111 2015-5-11 01930 ght19860111 2015-5-11 22:07
[求助] 小弟愚昧，请问如何用SVA检查function和interface的问题？有例子 ihjada 2015-4-9 42533 ihjada 2015-5-10 12:15
[求助] sformat函数是什么意思？ chang75161 2015-4-27 42654 hero2009nj 2015-5-9 19:47
[求助] 外部RC振荡器的电阻电容问题 Eation 2015-4-30 44115 woodhorse 2015-5-8 15:25
[求助] 如何提高irun编译速度，急！ lysky1986 2015-5-5 86248 designstart 2015-5-7 20:24
[讨论] 高手进，芯片ESD电路问题！？  ...23 hehejiuaixiao 2010-7-13 2411748 3011204070 2015-5-7 18:16
[求助] driver与sequencer连接求助 kangsongsong 2015-5-7 23774 kangsongsong 2015-5-7 11:14
[原创] 关于 sc_event_finder 的问题 asic_wang 2015-4-30 22488 asic_wang 2015-5-6 22:46
[求助] 碰到一个问题。用VMM仿真，报错说monitor的main在调用时候尚未定义 loecd4346 2015-5-6 13493 loecd4346 2015-5-6 22:15
[求助] 求各个大神们指导：关于SV约束failed的问题 VPN_chip_design 2015-4-30 92704 qyxu1979 2015-5-6 15:09
我个人感觉北航翻译的VMM不怎么样  ...23 Veriart 2009-7-15 207357 yccmrcool 2015-5-6 13:30
[讨论] Questa 中能否只记录一段波形？ macrohard 2015-4-30 32389 macrohard 2015-5-6 11:15
[求助] 请教关于ncverilog不支持SDF3.0中的CONDELSE语法怎么解决 martinlyj 2015-5-5 13373 A1985 2015-5-6 10:44
[求助] sentautus - [悬赏 5 信元资产] 李李li 2015-3-11 12529 未若之52 2015-5-5 20:43
[求助] VMM验证 SystemVerilog  ...2 Johnny_Cheng 2011-9-27 169108 ia2ptk 2015-5-2 14:11
[求助] 关于UVM中的register model的问题求助 logue 2015-4-29 22037 qyxu1979 2015-4-30 17:12
[求助] UVM1.1 lab guide 仿不下去是怎么回事？ goodideaooo 2015-4-21 62031 longyoyo24 2015-4-29 19:50
[求助] systemverilog for vetification中的问题 chang75161 2015-4-27 41689 chang75161 2015-4-29 16:57
[求助] systemverilog for vetification中的问题 chang75161 2015-4-27 42105 chang75161 2015-4-29 16:55
[求助] 第一次做验证，这个问题是什么意思？ 我晓得 2015-4-26 11871 A1985 2015-4-27 09:25
[求助] 后防RAM不定态求助 kangsongsong 2015-4-20 63804 zhanglinlin0514 2015-4-27 07:22
[讨论] SV & UVM linting wayneruby 2015-4-24 32342 seabeam 2015-4-26 23:15
[讨论] 请教一个混合电路的时序验证问题 muduo 2015-4-20 42611 eagle654321 2015-4-24 09:56
[讨论] UVM 验证中 Pack 和 Unpack 的问题。。。 macrohard 2015-4-22 46264 macrohard 2015-4-23 09:47
[求助] 请问VCS和hsim混合仿真时，是否对二者的版本有要求？ - [悬赏 500 信元资产] zhalvin 2015-4-16 34623 zhalvin 2015-4-22 14:57
[求助] uvm中transaction的clone和copy的区别是啥啊？ guolehaohao 2015-4-20 44138 nativeda 2015-4-21 16:32
[求助] IES的uvm编译问题 kangsongsong 2015-4-15 35474 kangsongsong 2015-4-21 16:12
[讨论] 那位对处理器验证(Simulation 和hardware emulation)感兴趣的？ atp_sprd 2015-4-18 01781 atp_sprd 2015-4-18 18:04
[讨论] uvm的reg_model如何获得具体寄存器中某个域的名字？ qyxu1979 2015-4-16 12319 qyxu1979 2015-4-16 16:33
[求助] 上下沿寄存器问题 hxx52021 2015-4-15 42433 hxx52021 2015-4-16 10:33
[求助] 求职：sv 仿真记录随机种子 qinzhanao 2015-3-26 43360 bobo1982 2015-4-16 06:14
[求助] ncverilog仿真时reg默认初始值为X，能否改成0？ yyhh830 2013-10-25 77489 出尘入世 2015-4-15 20:56
[求助] vcs报错提示vlogan没有安装 月华如练 2015-3-26 54520 月华如练 2015-4-14 17:15
[求助] 有关uvm interface的问题 stephendong 2015-4-7 32337 Ricky_22 2015-4-13 23:09
[原创] SV中如何调用数学函数？ 长安客2014 2015-4-10 42972 长安客2014 2015-4-13 19:23
下一页 »
1 ...128129130131132133134135... 198下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-13 23:03 , Processed in 0.027390 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块