DC综合后功能变化了

杀手1983 · 发表于 2015-7-11 16:14:08

您需要登录才可以下载或查看，没有账号？注册

x

我的RTL代码在FPGA上测试过没什么问题，并且仿真过，但是DC综合后加上了notimingcheck仿真话就会出现功能的变化，模块的功能和预想的不太一样，原因可能在哪呢？

A1985 · 发表于 2015-7-13 14:08:27

综合出现问题，或者仿真之类的。。太多了。

杀手1983 · 发表于 2015-7-13 15:31:19

我如果用compile选项的话仿真功能是没什么问题，但是用compile_ultra就不行了，很多信号就不正常了，但是compile选项对于面积的优化还是不太大，是不是designware什么的问题呢，求指导。

[求助] DC综合后功能变化了