| 
 | 
 
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册  
 
×
 
我在读systemverilog for verification, 从http://chris.spear.net/systemverilog/#Examples, 下载的Utopia example。 我没有VCS, 用的是Modelsim SE PLUS 6.5, 但是编译时出现错误:** Error: scoreboard.sv(60): (vlog-7027) Hierarchical reference ('top.squat.lut.read') not allowed from within a package. 
** Error: D:/Program Files/yangshuang/modeltech_6.5/myproject/11-01.Example/environment.sv(86): (vlog-7027) Hierarchical reference ('top.squat.lut.read') not allowed from within a package. 
 
 
** Error: utopia.sv(69): near "interface": syntax error, unexpected "interface", expecting "assert " 
 
请问是编译问题吗?例如文件次序。还是编译器和vcs不一样造成的。敬请高手指点。 |   
 
 
 
 |