在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1968|回复: 2

[讨论] Verilog VHDL 排版插件

[复制链接]
发表于 2015-11-24 20:48:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在vs中你粘贴一段c代码,它可以自动排版。那常用的编辑器如notepad++,ultra edit,vim有没有相应的排版插件对Verilog VHDL排版?各位谈谈你们是怎么对Verilog VHDL 高效编辑的吗?
 楼主| 发表于 2015-11-24 21:17:36 | 显示全部楼层
先顶一个
发表于 2015-11-25 09:02:48 | 显示全部楼层
ultra edit 当然有啦,全选-》格式-》重新缩进选择
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 10:34 , Processed in 0.018978 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表