请教高手关于uvm验证方法学的学习入门

zhaowf · 发表于 2012-3-9 13:13:07

回复 7# TommyGG

你好：
我最近也在学习SV跟VMM，有点看不懂你说的方法是什么意思？你说的是直接跑Synopsys的VMM库吗？

BABABA · 发表于 2012-3-14 15:56:51

大家好，小弟最近由于项目要求，需要学习uvm验证方法学，然后用来验证一个设计。但是关于这方面的资料太多， ...
wangxuede220 发表于 2011-11-21 22:39

登录/注册后可看大图

个人的看法：
systemverilog 语法学习可以看systemverilog for verification,有中文版的，翻译的还不错
writing testbench using systemverilog -> 讲验证思想的，好书
uvm user guide -> 最直接的uvm的guide
a practical guide to adopting the universal verification methodology(UVM) -> 跟uvm user guide有部分的重叠，甚至有些部分直接拷贝uvm user guide中的文字，但是讲得更详细。
再有剩下的就是搭一个bench了。uvm user guide里面有例子。

白云黄鹤 · 发表于 2012-3-14 19:32:33

回复 1# wangxuede220

UVM会自带一些比较简单而又非常很能体现某些重要组件用法的例子，这个可以先运行下，看看输出结果，这个比较直观。另外里面还有个比较综合的例子，名字好像是xbus（具体记不清楚了），这个虽然小，但是五脏俱全，可以看出基于UVM搭建的TB大体的结构是什么样的。
学习UVM开始就是模仿，看别人是怎么写的，先照着写，慢慢就好了。
如果周围有OVM/UVM的专家，还是多向他们讨教下，你现在遇到的问题，他们可能之前也遇到过，你想了半天的问题，有可能他们一句话就能搞定，所以身边如果有资源，也要充分利用起来，这样会事半功倍。