设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30087|排名: 11 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] Virtex-5系列FPGA对时钟的要求 pmx152026862 2016-11-15 01291 pmx152026862 2016-11-15 09:32
[求助] 新手学习verilog的两个问题  ...2 GreatGBL 2016-11-11 103067 GreatGBL 2016-11-15 02:20
[求助] fpga新手入门，请教大神帮帮忙 attachment  ...2 New_State 2016-11-8 102551 yirujiwang 2016-11-14 17:36
[求助] the clock of DDR3 has multiple driver(s) 汉白雪玉 2016-11-13 11772 汉白雪玉 2016-11-14 17:13
[原创] XST和synplify综合出的结果完全不一致 attachment  ...2 zhangxptt 2016-11-10 103186 sme-ic 2016-11-13 20:42
[活动] 【zynq征文】u-boot image生成 attach_img digest huxiaokai2005 2013-2-18 49532 bjxydedu118 2016-11-13 11:29
[求助] STM32怎么读取FPGA的输出数据 渐近的线 2016-11-7 11616 北京小黑 2016-11-12 12:39
[请教]Verilog RTL级与行为级描述有何区别？  ...23456..8 fcc124 2005-11-9 7429778 北京小黑 2016-11-12 12:23
[求助] 有一个c语言算法怎么build成一个windows 下可执行的exe？ attachment hongfeng575 2016-11-11 11466 hongfeng575 2016-11-12 10:40
[求助] Xlinix FPGA时钟使用的问题 wsz561208 2015-10-22 21786 shaohaijun 2016-11-11 21:41
[求助] 已有图像处理的matlab算法，怎么来用这种算法在FPGA上来实现视频处理 Azure39 2016-11-10 31435 冲出藩篱 2016-11-11 19:23
[求助] 关于ddr3 mig仿真用户控制接口时序的疑问 attach_img daneast 2016-11-11 01263 daneast 2016-11-11 17:37
[求助] 时序仿真频率一高就出错，但是程序上板子就正常工作，请大神指教这是怎么回事？  ...2 钢铁孙 2016-10-27 144516 钢铁孙 2016-11-11 16:32
[求助] STA后report_timing的报告分析 hxfwdzx 2010-11-2 85976 黑色快乐 2016-11-11 16:03
[资料] 设计练习实例 attachment wsz561208 2015-11-3 11695 liguchu 2016-11-11 12:39
[求助] 现在感觉chipscope对设计本身有影响，怎么解决呢？求前辈。。 fkl523 2016-10-10 93732 1292569609 2016-11-10 21:42
[求助] 基于roach2数字频谱仪的开发 静陌如玉 2016-11-10 01136 静陌如玉 2016-11-10 15:47
[求助] ALTERA中RAM的读数问题 attach_img djqlyy 2016-11-10 01079 djqlyy 2016-11-10 11:46
[求助] Verilog求助！！！急 1252005989 2016-11-5 41567 huster 2016-11-10 10:15
[求助] ise调用 1252005989 2016-11-7 11630 zxlyyl 2016-11-10 09:33
[求助] 异步FIFO跨时钟域_求助 1319152608 2016-11-7 51781 zxlyyl 2016-11-10 09:30
[求助] systemc里面的sc_out型数据有没有类似模块运行后才能出值的性质 qwe2508 2016-11-9 01212 qwe2508 2016-11-9 23:20
[求助] quartus怎么设置时序约束 mening 2016-11-8 21565 谁枫而飘 2016-11-9 20:52
[求助] cyclone V DDR3 读写错误 attach_img nothing92 2016-10-29 94891 daviehj 2016-11-9 15:16
[求助] verilog中reg变量申明的疑问 freebigfish 2016-11-8 31808 huster 2016-11-9 14:45
[求助] 一款fpga的板子能最大能跑多大时钟频率，怎么确定？  ...2 hzc191025 2014-8-4 129698 shaohaijun 2016-11-9 10:49
[求助] 求助：chipscope 里面有俩个时钟 但是有一个时钟一直不对，如何设置系统时钟 attach_img 小白可还好？ 2016-11-9 22987 小白可还好？ 2016-11-9 10:32
[招聘] 中国科学院微电子所招聘事通信与处理器芯片研发人员 解决北京户口 wangalt 2016-11-9 01815 wangalt 2016-11-9 09:29
[招聘] 中国科学院微电子所招聘事通信与处理器芯片研发人员 wangalt 2016-11-3 31995 wangalt 2016-11-9 09:28
[讨论] sdram问题 董小三 2016-11-8 21756 justfigo 2016-11-8 22:42
再发几个关于除法的文章，大家可以看看 attachment  ...2 天地一逍遥 2009-8-6 103702 geff 2016-11-8 15:28
[求助] 一个激励里面我有PCLK和CLK，那我#5这种延迟怎么控制由哪个时钟产生 851018986 2016-11-8 21403 851018986 2016-11-8 14:40
[求助] 问几个问题，求大神解答 attach_img  ...2 马工 2016-11-4 103102 马工 2016-11-8 13:54
[求助] 上海澜起科技如何 红枫 2016-10-14 22855 lei619lei 2016-11-7 21:35
[求助] 怎样控制altera的以太网IP核呢？ shenqixian 2015-1-18 43335 荒漠小草 2016-11-7 14:19
下一页 »
1 ...265266267268269270271272... 860下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 11:20 , Processed in 0.094057 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块