一款fpga的板子能最大能跑多大时钟频率，怎么确定？

hzc191025 · 发表于 2014-8-4 09:37:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一款fpga的板子能最大能跑多大时钟频率，怎么确定？
比如我使用的virtex6板子

官方的文档有说明吗？

除了代码的影响，能执行最大的时钟频率由哪些因素确定？

谢谢

A1985 · 发表于 2014-8-4 09:58:52

fpga结构，工艺极限。环境等。

Abiuuu · 发表于 2014-8-4 10:03:48

xilinx的有文档说明，Virtex6 600M左右。个人觉得没多大参考价值。真正代码实现是要布局布线的。Altera的器件会比Xilinx的跑的快，你可以用syplify综合比较试试看，但是会比较贵。

liuguoxu2080 · 发表于 2014-8-4 10:43:49

官方文档会有说明不过真正的还是要看你自己的设计

hzc191025 · 发表于 2014-8-4 10:47:06

回复 3# Abiuuu

我找了下，没有找到，能否告诉我是哪个文档
谢谢

hzc191025 · 发表于 2014-8-4 10:47:44

回复 4# liuguoxu2080

我找了下，没有找到，能否告诉我是哪个文档

hzc191025 · 发表于 2014-8-4 10:48:59

Each DSP48E1 slice fundamentally consists of a dedicated 25 × 18 bit two's complement multiplier and a 48-bit
accumulator, both capable of operating at 600 MHz.
我只看到这样的一段话，但是他是描述dsp48e1的

心灵失格 · 发表于 2014-8-4 20:51:07

看使用手册

zhoushen_kr · 发表于 2014-8-6 13:37:52

同样纠结这个问题，没看到相关说明，设计之前又不能自己测

zhoushen_kr · 发表于 2014-8-6 14:26:49

同样纠结这个问题，没看到相关说明，设计之前又不能自己测

[求助] 一款fpga的板子能最大能跑多大时钟频率，怎么确定？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2