fpga新手入门，请教大神帮帮忙

New_State

各位大神，号，最近开始学习FPGA，感觉学起来很吃力啊。。。。不过还好有学长带。最近写了个verilo数码管程序，遇到点问题，我要求的是10ms同步扫描和刷新10位和个位数码管数据，但是总是只有一个显示，我改了程序也不知哪里出了问题，整了几天了，神经都衰弱了。。。。求助下各位大神了，谢谢了

New_State

大神，求帮忙啊

yirujiwang

你下到板子上前没经过软件仿真吗？板子上看和找问题挺难的。软件仿真看各个信号是否符合你的设计，这样问题才好找！

alex_leexiao

always@(posedge CLK or negedge RSTn)
        if(!RSTn)
                begin
                        rTen_Data <= 4'd0;
                        rOne_Data <= 4'd0;
                end
   else
                begin
                        rTen_Data <= Number_Data/10;
                        rTen_Data <= Number_Data%10;
           end


简单看了下。这段有问题，其他没看。自己做下仿真 一个模块 一个模块的做。

New_State

回复 3# yirujiwang

我也是最近才开始学习FPGA，我按照网上的学习步骤来的，现在还没有接触仿真，大概了解了下。。。。挺苦恼的

New_State

回复 4# alex_leexiao

这个模块我觉得没问题啊，NUmber只0-99，每次Number/10得到十位，Number%10得到各位

huster

这个一眼就应该看出来了

小白可还好？

rTen_Data <= Number_Data/10;
              rTen_Data <= Number_Data%10;
这个 有问题 你不能同时 对一个reg进行2个操作 这和c不一样

New_State

回复 8# 小白可还好？


    对的噶，细节啊~~~

北京小黑

我的经验是，写完程序，最好写testbench，先用modelsim仿真，仿真通过后，再下载到板子上，调试，基本OK，如果还有问题，基本就是硬件的问题了，如果不经过仿真测试，就在板子上调试，用signaltab调试效率会很低，浪费大把大把花花的时间，苦不堪言