时序仿真频率一高就出错，但是程序上板子就正常工作，请大神指教这是怎么回事？

sme-ic · 发表于 2016-11-3 09:46:43

回复诠释幸福

一样的模块，板子上使用单片机给fpga发送数据，时序仿真时则是写tb给模块送数据
钢铁孙发表于 2016-10-27 22:29

登录/注册后可看大图

这个就是最大的不同了，你tb给模块送数和单片机发数，2者时序上应该有差别。

caojun121123 · 发表于 2016-11-3 09:54:36

这种情况也是有的，SM3算法加法链比较长，时序上确实比较紧张，仿真的延时模型和实际是不一致的，实际的延时情况未必是最差的，也许你换个便宜点的FPGA也不对了，所以不要纠结这个！

crazyradio · 发表于 2016-11-3 14:27:28

频率高仿真出错，说明时序有问题
上FPGA没出问题可能没碰到最worst的path

v587alex · 发表于 2016-11-4 10:57:26

如果仿真模型正确的话，我感觉是仿真靠谱，板上跑的通，并不能说明一直没问题，就是没有遇到而已，有可能是小概率，其实你分析下STA就能看出不少问题的
clk约束设置到100M，看看有没有critical path

钢铁孙 · 发表于 2016-11-11 16:32:37

自己顶一下

[求助] 时序仿真频率一高就出错，但是程序上板子就正常工作，请大神指教这是怎么回事？