在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] verilog的always块内多个if else语句执行顺序问题  ...23 flyamo 2013-4-15 2134005 Dontcare 2019-9-10 09:42
[原创] 明德扬资料大赠送----笔试面试必看FPGA视频  ...23456..33 mdykj33 2016-2-16 32933932 老姚1992 2017-2-20 20:29
[解决] 在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 attachment agree  ...23456..11 wadezhu 2010-5-2 10733454 mnp55 2019-7-18 21:44
[原创] 一个开源项目(和Keil联调的8051core) attach_img  ...23456..7 McuPlayer2013 2013-4-18 6933412 gyx3598 2023-7-28 15:05
IC设计的门槛有多高  ...23456..14 feng113 2006-7-6 13433174 chao_jie 2007-11-7 09:31
FPGA与88E1111千兆以太网实现—软件1(收发无协议数据) attachment digest  ...23456..10 topggmq 2014-11-25 9333088 chinagame729 2017-5-15 16:17
投票 [调查] 数字IC设计硕士年收入起薪调查,自2020年起~ attach_img  ...23456..7 杰克 2021-7-10 6433018 wangchenglong 昨天 14:08
[资料] DDR SDRAM基本原理详细介绍 attachment  ...23456..12 zhq415758192 2012-6-15 11732829 abnerchang 2023-9-4 15:52
[原创] 一个FPGA IP的开源网站,欢迎浏览  ...23456..10 success327 2016-9-15 9632756 wisen 2021-9-28 18:07
[活动] 参加XILINX设计分享及创意活动,赢取LX9开发板及FPGA图书(每月一套开发板, 人人有奖) attach_img  ...23456..11 jackzhang 2012-6-6 10632708 dicky 2014-2-6 23:12
哪里有design compiler 下载啊!  ...23456 dengjp 2004-5-27 5932520 mokjf1121 2022-2-18 16:46
[求助] FPGA+外部PHY+SFP光口问题 attach_img  ...23456..7 saigu 2015-7-15 6832228 seupenn 2023-5-10 17:11
投票 [统计] 如果有一款国产FPGA,大家最关注的是其什么性能  ...23456..9 easyma 2013-1-18 8532218 jxfzysf 2015-1-20 15:41
[原创] Modelsim 6.5 最正确的破解方法  ...23456..7 kevinswen 2010-5-1 6232228 kaxifa 2016-11-24 21:26
[求助] 急求verilog编译错误” declaring global objects is a SystemVerilog feature“  ...23 inet2012 2011-12-1 2032123 hahalucky 2015-3-25 16:40
[求助] EFUSE在干什么用的?和OTP又有什么关系?  ...2 109010118 2015-4-1 1431801 Wade_ 2023-11-3 17:42
[活动] 基于Spartan-6 FPGA的DDR2设计经验总结 attach_img digest  ...23456 wdzfd 2012-6-25 5931762 asf321 2018-5-9 14:20
大家的芯片用了DFT啊? cosmosd 2009-10-30 831580 jackertja 2010-12-31 16:09
novas的verdi和debussy是干什么用的  ...23456..9 jiexiongw 2007-12-31 8531583 永远的牛虻 2015-10-29 09:52
大量Verilog HDL教程集合  ...23456..17 coland 2008-5-29 16631431 servingapples 2011-6-16 13:28
[求助] 时序约束常识问题 attach_img  ...2 菜鸟学习fpga 2022-6-15 1131394 黑桃ACE 2022-6-21 21:37
请教各位高手,如何用两个D触发器来实现一个三分频电路  ...2 windshl 2006-8-15 1731395 pansycc 2020-7-24 17:32
[转贴] FPGA书目的泛读 digest  ...23456..7 leasor 2013-11-10 6131377 durbin 2021-9-22 17:06
[其它] Stratix V FPGA闲置出售,咨询即送5G F-OFDM的verilog和matlab代码!! attachment  ...23456..12 myCollins 2016-1-8 11031177 vankena 2021-7-20 21:03
[资料] Synplify Pro User Guide 用户手册 2019.03 attachment  ...23456..26 尐翟 2020-9-8 25031167 dreamfly123123 2024-3-28 09:41
Quartusii8.1 和 ISE10.1自带的 IP Core破解方法  ...23456..8 iamlaomeng 2009-7-2 7231102 murphy522 2023-10-11 14:53
哪里可以下载NC-verilog或者verilog-XL  ...23456 yuanchuang 2007-4-21 5831090 jaiman 2011-3-1 21:21
recovery time 和 removal time 是什么呀? attach_img  ...234 iamsofine 2006-12-16 3330896 来来UCAS 2023-4-24 15:59
刚签了某公司IC设计,弱弱的问下做IC需要具备哪些知识  ...23456..17 liyueye 2009-10-27 16430783 johnli330 2015-5-28 17:57
[讨论] 基于AXI4总线接口的MIG(挂DDR3)讨论 attach_img  ...2345 Y.R.Wan 2015-3-29 4830465 takeshineshiro 2021-10-28 21:07
请教高人乒乓buffer到底有啥优点啊 attachment  ...2345 tankapple 2007-2-2 4530386 tonylzez 2011-3-6 22:23
verilog hdl 和vhdl哪一个以后比较有用呀?请各位大侠指教  ...23456..12 没事乱弹琴 2006-2-19 11129966 allen820 2014-9-4 22:30
[原创] 让你的UltraEdit支持Verilog和VHDL高亮显示的方法!! attachment  ...23456..11 184747187 2010-4-24 10929897 jinj198908 2020-7-7 13:20
[请教]Verilog RTL级与行为级描述有何区别?  ...23456..8 fcc124 2005-11-9 7429775 北京小黑 2016-11-12 12:23
贴个网址www.sunburst-design.com lixuedong8000 2008-5-5 329751 amin2008 2008-7-14 23:31
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 09:00 , Processed in 0.065268 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块