在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 27521|回复: 94

[原创] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

[复制链接]
发表于 2017-7-12 12:48:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Digital VLSI Chip Design with Cadence and Synopsys CAD Tools数字VLSI芯片设计—使用Cadence和Synopsys CAD工具
全书高清PDF和书里的tcl
Digital VLSI Chip Design with Cadence and Synopsys CAD Tools.rar (12.85 MB, 下载次数: 981 )

附录tcl.rar (9.89 KB, 下载次数: 447 )
发表于 2017-7-12 20:46:38 | 显示全部楼层
thanks
发表于 2017-7-13 20:41:00 | 显示全部楼层
kankan
发表于 2017-7-18 14:42:18 | 显示全部楼层
回复 1# jiull


    thanks~~~
I need it
发表于 2017-7-18 15:28:58 | 显示全部楼层
thnx!
发表于 2017-7-19 04:45:27 | 显示全部楼层
yeeeess
发表于 2017-8-8 07:46:23 | 显示全部楼层
Thank you for sharing.
Nice prof book
发表于 2017-8-8 07:47:09 | 显示全部楼层
Thank again for sharing nice book
发表于 2017-8-10 14:48:05 | 显示全部楼层
谢谢分享
发表于 2017-8-10 17:12:40 | 显示全部楼层
August 24, 2006
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:02 , Processed in 0.022963 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表