设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Digital VLSI Chip Design with Cadence and Synopsys C ...
12345678910下一页
返回列表 发新帖
楼主: jiull

[原创] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

[复制链接]
scroll529
发表于 2019-11-18 09:51:54 | 显示全部楼层
Thank you for your share.
回复 支持 反对

举报

runforbetter
发表于 2019-11-18 15:47:49 | 显示全部楼层
很好的资料，多谢分享
回复 支持 反对

举报

xjqxjq28007
发表于 2019-12-21 08:41:57 | 显示全部楼层
thanks a lot
回复 支持 反对

举报

edacw
发表于 2019-12-21 14:42:12 | 显示全部楼层
非常感谢
回复 支持 反对

举报

cityblues
发表于 2019-12-31 14:11:25 | 显示全部楼层
找這本很久了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jotaro1111
发表于 2020-1-6 16:30:54 | 显示全部楼层
感谢楼主的分享，谢谢！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yujinqian
发表于 2020-8-17 20:26:24 | 显示全部楼层
谢谢楼主！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

gouyaer123
发表于 2020-8-18 08:09:18 | 显示全部楼层
感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

pancs
发表于 2020-8-18 09:25:57 | 显示全部楼层
Thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

newrfdesign
发表于 2020-8-24 11:33:59 | 显示全部楼层
Thanks for sharing.
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 06:23 , Processed in 0.020098 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表