设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Digital VLSI Chip Design with Cadence and Synopsys C ...
12345678910下一页
返回列表 发新帖
楼主: jiull

[原创] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

[复制链接]
kimluanpklu
发表于 2017-8-22 12:12:40 | 显示全部楼层
谢谢分享！
回复 支持 反对

举报

victorz11
发表于 2017-8-25 23:17:11 | 显示全部楼层
不错的cadence tool介绍
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

pressahead
发表于 2017-8-27 19:51:56 | 显示全部楼层
谢楼主分享
回复 支持 反对

举报

nguyenphucvy
发表于 2017-8-28 14:03:34 | 显示全部楼层
thanks for sharing
回复 支持 反对

举报

Recall_You
发表于 2017-8-28 16:46:13 | 显示全部楼层
goooooooood
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

IC_panda
发表于 2017-8-28 23:17:41 | 显示全部楼层
good sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

sdc
发表于 2017-11-4 13:30:46 | 显示全部楼层
thank you
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jaja65
发表于 2017-11-14 12:43:36 | 显示全部楼层
下載先
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fzj1992130
发表于 2017-11-14 17:53:07 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

vsop
发表于 2017-11-20 01:10:18 | 显示全部楼层
多谢楼主，好人一生平安！！
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 01:50 , Processed in 0.021929 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表