设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Digital VLSI Chip Design with Cadence and Synopsys C ...

1 2 3 4 567 8 9 10 / 10 页下一页

发新帖

楼主: jiull

[原创] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

发表于 2019-3-14 13:53:23 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-4-1 10:54:26 | 显示全部楼层

Thanks

回复支持反对

发表于 2019-4-1 13:06:32 | 显示全部楼层

谢谢楼主，学习一下

回复支持反对

发表于 2019-4-2 22:37:17 | 显示全部楼层

謝大大分享，來學習一下VLSI

回复支持反对

发表于 2019-4-9 13:49:21 | 显示全部楼层

Thanks for sharing .......

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-4-9 14:50:06 | 显示全部楼层

感谢楼主。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-4-29 14:02:10 | 显示全部楼层

謝謝分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-5-3 21:39:15 | 显示全部楼层

感谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-5-8 11:35:51 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-5-13 22:51:20 | 显示全部楼层

:lol

回复支持反对

1 2 3 4 567 8 9 10 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:43 , Processed in 0.021144 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表