设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Digital VLSI Chip Design with Cadence and Synopsys C ...
12345678910下一页
返回列表 发新帖
楼主: jiull

[原创] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

[复制链接]
davide
发表于 2019-5-22 21:46:34 | 显示全部楼层
感谢分享！
回复 支持 反对

举报

Ellis
发表于 2019-5-23 22:36:13 | 显示全部楼层
谢谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jiny2873
发表于 2019-7-7 13:27:57 | 显示全部楼层
感谢分享
回复 支持 反对

举报

fox127
发表于 2019-10-25 15:48:21 | 显示全部楼层
thank you a lot
回复 支持 反对

举报

zzq81
发表于 2019-10-27 10:14:06 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zzq81
发表于 2019-10-27 10:18:00 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

cctv100
发表于 2019-11-12 07:20:16 | 显示全部楼层
thank you very much.
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jones529
发表于 2019-11-12 16:03:17 | 显示全部楼层
Thank you for your share.
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jones529
发表于 2019-11-16 18:48:44 | 显示全部楼层
I need that.Thank you for your share.
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jwmiaw
发表于 2019-11-16 22:32:33 | 显示全部楼层
This book is good, thank you very much.
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:43 , Processed in 0.019738 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表