设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Digital VLSI Chip Design with Cadence and Synopsys C ...

1 234 5 6 7 8 9 10 / 10 页下一页

发新帖

楼主: jiull

[原创] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

pradeepmadhava1

发表于 2017-11-29 18:21:42 | 显示全部楼层

Very good one

回复支持反对

发表于 2017-11-30 13:08:10 | 显示全部楼层

thanks!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-11-30 15:08:46 | 显示全部楼层

感谢分享

回复支持反对

发表于 2017-12-24 23:05:42 | 显示全部楼层

回复 1# jiull

thanks sir

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-1-4 18:30:10 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-1-5 02:00:21 | 显示全部楼层

謝謝分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-1-5 04:04:12 | 显示全部楼层

gfdgdgfdgfdgdfgd

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-2-3 21:56:59 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-2-24 16:24:36 | 显示全部楼层

顶一顶啊A

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-2-25 09:59:58 | 显示全部楼层

回复支持反对

1 234 5 6 7 8 9 10 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 06:26 , Processed in 0.021848 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表