设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Digital VLSI Chip Design with Cadence and Synopsys C ...

1 2 3 4 5 6 7 8910 / 10 页下一页

发新帖

楼主: jiull

[原创] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

发表于 2020-11-29 12:11:35 | 显示全部楼层

good book.

回复支持反对

发表于 2020-12-4 01:48:40 | 显示全部楼层

thanks

回复支持反对

发表于 2021-2-7 20:49:13 | 显示全部楼层

thaks for shaing

回复支持反对

发表于 2021-2-13 07:56:06 | 显示全部楼层

感谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-4-8 01:43:47 | 显示全部楼层

thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-4-12 13:23:35 | 显示全部楼层

thank you for share

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-4-13 20:42:55 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-4-16 20:04:22 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-12-14 05:41:14 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-12-14 05:44:38 | 显示全部楼层

thanks for sharing

回复支持反对

1 2 3 4 5 6 7 8910 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-17 04:26 , Processed in 0.038094 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表