设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30110|排名: 13 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 关于swd如何访问soc外设寄存器的问题 sducut 2024-2-23 3352 daxueliujisheng 2024-2-26 11:04
[求助] design compiler如何跑多个corner的综合？ Paradicat 2023-9-15 1514 shdxqj2009 2024-2-26 09:49
[求助] design compiler相关问题 attach_img 羽蛇神 2020-9-15 72158 jyyuan 2024-2-25 11:06
[求助] 求一份Spyglass CDC rule reference Guide。万分感谢 attach_img  ...2 入迷 2022-8-19 194865 我要去NV數位 2024-2-25 11:06
[求助] DC逻辑综合时候怎么保留hierarchy，不让工具给flatten了 新人帖 attach_img  ...2 east1203 2019-5-6 106087 HerrXie 2024-2-23 16:19
[求助] sv的一种奇怪例化方法 xiaogou1233 2024-2-22 6414 saipolo 2024-2-23 11:54
[求助] set_false_path fangwang85 2024-2-22 3426 fangwang85 2024-2-23 09:02
[求助] 求购logicbricks logiVIEW ip linuxsina 2024-2-22 0254 linuxsina 2024-2-22 22:52
悬赏 [求助] 数字模块内部寄存器的最大size - [悬赏 30 信元资产] GloriaMoran 2024-2-22 1397 chengkunjie 2024-2-22 14:07
[求助] 各种寄存器常用设计惯例，比如写1清0，影子寄存器，把sram当寄存器等，哪本教材有写？ erwang 2024-2-1 1408 adan313 2024-2-22 12:42
悬赏 [求助] 做DC综合时出现Error: Width mismatch on port - [已解决] SuperLYL 2020-4-21 65532 tjz1127 2024-2-22 10:27
[求助] waveview如何查看数组类型的变量 iceplanet 2024-2-19 1301 gaurson 2024-2-20 17:32
[求助] idelay2 相位对齐问题 xapp855 attachment 听风漫步 2024-2-20 1266 听风漫步 2024-2-20 15:19
[求助] 书上说“严格控制信号”的输入时序可以不约束，什么叫“严格控制信号”？ attach_img 日晨难再 2024-2-19 1429 nuobeierjiang 2024-2-20 08:15
[求助] Synplify requires license DesignWare 新人帖 yalida 2022-4-13 31391 edgar8818 2024-2-19 21:44
[求助] 求大佬帮忙，DDR4 PHY 的clock 对source PLL 有没有精度的要求 lewis.l.l 2024-2-1 7517 mismatch24 2024-2-19 18:05
[求助] DW库中流水线乘法器综合问题求助 新人帖 天才鼓手 2024-1-30 6516 Kiss_Rose 2024-2-19 17:30
[求助] 请有modelsim 2022.2版本的大侠共享下 gdutchen 2024-2-19 0362 gdutchen 2024-2-19 16:26
[求助] 求助对华大九天Xtime软件有经验的大佬 xkzxcv123 2024-2-19 3387 xkzxcv123 2024-2-19 14:26
[求助] STM32 F0 prefetch问题 attach_img neXtime 2024-2-19 0280 neXtime 2024-2-19 10:39
[求助] 模块使能信号的作用 Wade_ 2024-2-18 2405 Wade_ 2024-2-18 16:22
悬赏 [求助] ARM-SOCRATES 中Nic400配置的问题 - [悬赏 500 信元资产] attach_img Liang_Xiaoqian 2024-1-30 2570 Liang_Xiaoqian 2024-2-18 14:02
[求助] 求IEEE paper attachment kk2009 2024-2-7 6489 九尾龟 2024-2-17 22:17
[求助] 请教一下一些存储器内部的寄存器作用 xiaokai66 2024-2-2 4447 xiaokai66 2024-2-17 14:53
[求助] 时钟端口也能添加input_delay吗？ 日晨难再 2024-2-15 0437 日晨难再 2024-2-15 16:59
[求助] lib库中的slew_derate_from_library究竟影响了什么？ 日晨难再 2024-2-9 0371 日晨难再 2024-2-9 16:19
[求助] 请问formality可以做RTL-RTL的验证吗？ irun2 2013-7-3 61968 smc1017 2024-2-7 18:16
[求助] Verilog初学,新人求助 attach_img 2558966080 2024-2-3 8612 767781537 2024-2-7 16:17
[求助] 浮点数算法逼近问题 xbllzf 2024-2-2 4505 xbllzf 2024-2-5 16:29
[求助] VHDL可以直接定义浮点数或定点小数？verilog不行吧？ haxy 2016-3-29 47076 andy2000a 2024-2-5 15:45
悬赏 [求助] windows下的vivado可以和vcs联合吗 - [已解决] 不伤人的地雷 2024-1-8 5541 jjm_997 2024-2-5 09:44
[求助] 电子烟芯片数字设计 lyoureye 2024-2-2 2627 leeguoxian 2024-2-4 13:41
[求助] 请教一下，verilog的头文件何时用？ german010 2024-2-2 5551 uiwjyb 2024-2-4 11:28
[求助] 求emmc 4.41的verilog model！！！！！！ shuli198349 2012-4-6 85905 ing句号 2024-2-4 10:26
[求助] 关于VCS仿真mig_7series DDR3 controller IP错误的问题求教 attach_img lijias20 2020-8-6 73665 Mouzx 2024-2-4 10:15
下一页 »
12345678910... 489下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 08:32 , Processed in 0.023276 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块