求大佬帮忙，DDR4 PHY 的clock 对source PLL 有没有精度的要求

lewis.l.l · 发表于 2024-2-1 15:37:48

您需要登录才可以下载或查看，没有账号？注册

x

DDR4 PHY 的clock 对source PLL 有没有精度的要求

mismatch24 · 发表于 2024-2-1 16:03:52

当然有喽，不过要求不高

lewis.l.l · 发表于 2024-2-4 10:30:48

mismatch24 发表于 2024-2-1 16:03
当然有喽，不过要求不高

要求是什么呢

mismatch24 · 发表于 2024-2-4 16:43:49

lewis.l.l 发表于 2024-2-4 10:30
要求是什么呢

可以根据DDR协议里的clock jitter要求详细计算。不过要求不高的，通常的serdes PLL都可以满足。

mismatch24 · 发表于 2024-2-4 16:46:16

lewis.l.l 发表于 2024-2-4 10:30
要求是什么呢

你是已经有PHY了？还是自研PHY。

lewis.l.l · 发表于 2024-2-19 17:21:07

mismatch24 发表于 2024-2-4 16:46
你是已经有PHY了？还是自研PHY。

已经有phy 了

lewis.l.l · 发表于 2024-2-19 17:25:42

mismatch24 发表于 2024-2-4 16:43
可以根据DDR协议里的clock jitter要求详细计算。不过要求不高的，通常的serdes PLL都可以满足。
...

登录/注册后可看大图

有看到ｄｄｒ　ｓｐｅｃ中的ｃｌｏｃｋ　抖动的要求，你说的是这个吗，要怎么计算呢，可以举个例子吗

mismatch24 · 发表于 2024-2-19 18:05:57

lewis.l.l 发表于 2024-2-19 17:21
已经有phy 了

那直接向PHY vendor要spec

[求助] 求大佬帮忙，DDR4 PHY 的clock 对source PLL 有没有精度的要求