数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 30143|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 10 11 12 131415 16 17 18 ... 57 / 57 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 大家说，DC综合会不会把你的逻辑优化错误	小小子 2011-9-1	72843	听飞鸟说 2011-9-2 15:06
[讨论] 求大神推荐下 ARM 的AMBA AXI AHB总线介绍的书籍谢谢啊	penglong05 2011-10-18	73957	frinos 2012-3-5 08:50
[讨论] 请教这个程序主要是实现什么功能的啊	summuy 2011-11-25	72260	summuy 2011-11-28 17:31
[讨论] 关于xilinx ipcore DPDV4.0	stevenzhang81 2011-12-6	73743	fangyougang 2014-9-1 13:01
[讨论] XILINX GTX的一个BUG	lucien_1986 2012-3-24	74134	中国的孩子 2016-5-24 20:49
[讨论] FPGA设计中用到了quartus中的IP，如何将本设计成ASIC	小树 2012-3-27	73282	gordon_m 2012-3-30 02:26
[讨论] 三段式与两段式状态机	SKILLER 2012-4-18	73312	gaurson 2012-4-19 12:33
[讨论] 关于DDR2的IP（altera）生成	ckzuan 2012-4-24	76937	zhoushen_kr 2014-12-15 16:15
[讨论] DFT时如何对同时异步复位,异步置位的电路插入链	tigerajs 2012-5-28	72710	tigerajs 2012-9-13 10:38
[讨论] Simple Dual-port RAM 与 ture Dual-port RAM 的区别	dddk 2012-8-31	712354	cbg 2015-5-28 10:01
[讨论] ACTEL的fpga AEP125上电不需要控制上电顺序吗？是不是和atera和xilinx不一样啊？	fgm1982 2012-9-24	74265	mangotango 2014-4-27 01:18
[讨论] 请比较“组合逻辑”和“时序逻辑”在计算数学公式时的应用	ttxs2009 2012-9-28	73789	harb 2012-10-1 17:32
[讨论] 如何让等精度频率计实时更新数据？	zhpg009 2012-10-11	72435	923618040 2012-10-16 19:55
[讨论] 在verilog程序中可以调用VHDL写的模块么？	kekeguda 2012-10-20	76032	michaelzhang561 2014-11-27 10:25
[讨论] 请教各位给指教一下，看看下面的代码，具体的电路是什么	hhc789 2012-10-24	71850	IceXmas 2012-10-26 11:03
[讨论] 请教大家818下面的问题的。-------版主-------在哪里？	hhc789 2012-11-19	76151	hhc789 2012-11-21 22:49
[讨论] 用modelsim进行后仿真遇到的问题	qiudanyi1 2012-11-26	73051	thinki_cao 2012-12-4 13:09
[讨论] 在两个分开的Always语句中，类似的语句怎么输出结果步一样？	frankjintao 2012-11-28	72493	frankjintao 2012-12-11 20:41
[讨论] AXI2AHB桥接器能不能跟一个带有AHB接口的FLASH控制器的IP直接通信？	zxn 2012-12-18	75925	2ki 2013-6-4 22:40
[讨论] 关于FSM的综合	irun2 2013-2-6	73547	加油99 2013-2-19 20:37
[讨论] ALTERA的DDR2 ip的定制问题（local_init_done）	zht24kobe 2013-4-27	77241	edwardk 2018-12-19 14:19
[讨论] VCS Modelsim和NC	xjtuboy 2013-10-28	72612	Holtek12 2014-7-12 17:21
[讨论] Verilog如何实现小数除法？	fkl523 2014-1-2	75628	新嘴小王安子 2017-8-27 11:29
[讨论] 难道是论文错了？国内论文啊！！！	gateway91 2014-3-18	72018	gateway91 2014-3-20 11:18
[讨论] 大家怎么实现FPGA控制电流环的	nj_yanglu 2014-5-30	76863	edwardk 2018-11-27 21:34
[讨论] 关于Verilog的多重赋值	pengpwn 2014-7-26	73839	thomasyang1208 2014-7-31 14:58
[讨论] 组合逻辑有没有必要复位？	linghuqiubai 2015-1-16	73907	dreamfly123123 2020-12-28 14:24
[讨论] Spartan6的DDR调试（完成）	xianrenwang 2015-6-3	79154	jpbrown19 2016-8-1 14:04
[讨论] 分频时钟数据采集	谁枫而飘 2015-9-14	72953	polozpt 2015-9-17 21:28
[讨论] FPGA新手求助	as0920 2015-9-15	72117	xchke 2015-9-17 10:11
[讨论] IC反向设计仿真	349548407xmj 2015-10-15	72967	349548407xmj 2015-10-20 16:09
[讨论] SDRAM反馈时钟	董小三 2015-10-15	71826	董小三 2016-2-15 06:32
[讨论] ise chipscope 使用讨论	luoyanghero 2016-1-30	73906	sutaotao2001 2019-6-24 06:08
[讨论] 关于6T　SRAM的verilog建模	quantumdot 2016-3-5	74783	alleylu 2019-12-5 13:39
[讨论] DC综合中clock latency uncertainty设置过大会发生什么情况	从这一刻信仰 2016-3-9	74147	又是一个号 2016-6-28 10:54

1 ... 10 11 12 131415 16 17 18 ... 57 / 57 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 30143|排名: 17

快速发帖

站长推荐 /2