请比较“组合逻辑”和“时序逻辑”在计算数学公式时的应用

ttxs2009

如果要计算这么一个表达式d=r*((x1-x2)^2+(x3-x4)^2)时，应该选择“组合逻辑”还是“时序逻辑”呢？
我一开始想，先做2个减法，再做2个乘法，然后一个加法，然后再一个乘法。。。一步一步来比较直观。。。
我目前用非阻塞赋值的代码，像这样：
always @(posedge clk)
begin
a1<=x1-x2;
a2<=x3-x4;
b1<=a1*a1;
b2<=a2*a2;
c<=b1+b2;
d<=r*c;
end
因为input是一个时钟周期更新一次的，所以计算过程有点像pipeline，但是得要过好几个时钟周期第一个d才能求出来。
如果我直接非阻塞赋值d=r*((x1-x2)^2+(x3-x4)^2) 这一长串可以综合吗？这算是组合逻辑吗？
小弟新手，头脑中一直有一个印象，就是d=r*((x1-x2)^2+(x3-x4)^2)这么写，会被人批评为“软件思维”，似乎有人说过这么写不能综合。但是，
今天被一个韩国人讯了，他就坚持说我的代码不对，坚持认为这是一个combination logic，不用时钟控制，虽然有些延迟（比如1.8个时钟周期）2个时钟后在output收一下数据就行了。
请问各位大侠，这种一连串加减乘的计算，应该选用哪种方式实现？

pusher_yxg

其实就看你的运行速度有无要求，需要连续处理还是阵发式处理。大的组合逻辑比较容易受其它逻辑的影响，从而影响时序。(个人观点)

zhaichunhua168

如果要跑到频率比较高，用时序逻辑流水实现比较容易满足时序，如果频率不高的话，组合逻辑就够了

orlye

首先，verilog里，乘方的符号是**，不是^。
至于实现方法，你说的几种都是可以的。
你可以选择自己规划流水线；也可以用韩国人说的方法，但在做dc、pt时要设set_multicycle_path；也可以写一个组合逻辑，根据实际延迟大小，后面跟几个寄存器，让dc_ultra去自动安排流水线。

davincikk

主要还是要看跑在多少时钟下

tiangua

lz可以训棒子了。你的确实是一个流水线，每个时钟一个结果。

tiangua

另外r，这个变量使用的时候打三拍。

harb

1、看需要几拍出结果
2、看跑多高频率