在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 4033|回复: 7

[讨论] FPGA设计中用到了quartus中的IP,如何将本设计成ASIC

[复制链接]
头像被屏蔽
发表于 2012-3-27 19:55:05 | 显示全部楼层 |阅读模式
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2012-3-27 20:36:09 | 显示全部楼层
等效替换
回复 支持 反对

使用道具 举报

头像被屏蔽
 楼主| 发表于 2012-3-27 20:56:29 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2012-3-28 01:09:00 | 显示全部楼层
详细点儿
回复 支持 反对

使用道具 举报

发表于 2012-3-28 14:26:58 | 显示全部楼层
这个就是看你的IC流片厂家的库里面能不能找到同ALTERA的IP库一样的东西,来做等效替换。
回复 支持 反对

使用道具 举报

发表于 2012-3-28 17:24:30 | 显示全部楼层
你的IC流片厂家的库里面能不能找到同ALTERA的IP库一样的东西,来做等效替换。
回复 支持 反对

使用道具 举报

发表于 2012-3-29 08:57:48 | 显示全部楼层
quartus提供硬拷贝的服务。
如果是算法类的IPCORE的话,一般要自己设计才能转成ASIC。当然也可以购买quartus的lic
回复 支持 反对

使用道具 举报

发表于 2012-3-30 02:26:58 | 显示全部楼层
一般的情况下,你只能替换了.

不过我用某个工具破解了一个Quartus自带的reed solomon, 出来VHDL,只简单把里面的RAM,ROM换掉,跑DC synthesis和量产,没有问题. 新版本的IP已经不能破解了.
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-22 06:47 , Processed in 0.025633 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表