后端讨论区今日: 0|主题: 20903|排名: 9

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] CTS布线采用NDR时，via应该怎么设置 ...2	SKILLER 2012-12-20	138354	jeannyhuang 2024-1-17 11:58
[讨论] 生成lib库时，output端口为什么需要insert buffer？	gogosquid 2023-4-26	2998	gogosquid 2024-1-16 10:24
[讨论] 先进工艺的硬伤 -- leakage ...2 3 4	jake 2021-1-11	3211580	张江小IC 2024-1-13 01:59
[讨论] 【已解决】innovus做完CTS有负的source latency? ...2 3	SpunkyGG 2018-12-4	2310881	zhh124 2024-1-9 21:03
[讨论] dc/sta工具set input delay和set output delay的设置细节讨论	西门电工 2020-4-26	73453	AlexS 2024-1-8 16:29
[讨论] 请问关于encounter的partition功能的问题	ttxs2009 2013-6-26	75998	1311122714 2024-1-5 09:55
[讨论] 作为top owner在做partition时，当确定划分的block的形状 ...2	xingyun666666 2021-7-7	143134	xingyun666666 2024-1-5 09:37
[讨论] pr工具和signoff 工具之间的timing correlation	xingyun666666 2021-8-4	71479	colindean 2024-1-4 17:15
[讨论] bsub启动时指定cpu数量	xingyun666666 2023-5-17	21099	m643593 2024-1-2 15:05
[讨论] 新人求助，DC的面积报告怎么看啊 ...2	CabbageBird 2020-7-30	169517	zzw_2000 2023-12-27 00:19
[讨论] 关于如下的sram 的lib中缺少一个rise delay的定义 ...2	wlztteng 2015-10-9	146132	ljacki 2023-12-26 16:21
[讨论] K库工具Siliconsmart和Liberate ...2 3	智乐 2019-2-13	2312424	芯之所想 2023-12-26 10:24
[讨论] SAIF文件和VCD	xingyun666666 2018-1-13	43914	莫名晴天 2023-12-26 09:39
[讨论] 带着SAIF run pr的目地是什么？	wenfangsibao 2023-12-25	3532	jake 2023-12-26 03:15
[讨论] 版图布局问题	Annie_kyohou 2023-12-25	3561	zhh124 2023-12-25 23:17
[讨论] 如何在标准单元上打孔不走线	hmuing 2023-12-22	2429	hmuing 2023-12-25 16:57
[讨论] 请问有谁知道C家的DDI 与DDIEXPORT的区别吗？	eemitel 2023-12-17	1458	IC2046 2023-12-18 13:42
[讨论] 大家来讨论，就是uncertainty在整个PR过程中到底应该怎么改	xingyun666666 2016-7-28	94465	leemon01 2023-12-15 18:41
[讨论] dc2016 和dc2012 面积综合出来不同	chenyueboy 2017-2-20	63335	leixaut 2023-12-14 23:19
[讨论] 讨论一个实战的面试问题 ...2	woody0921 2014-12-9	147324	xiaoyue12 2023-12-14 15:32
[讨论] 请问IO电压和core电压都是什么意思？Io的作用	zhoulang 2017-10-28	926116	xduic 2023-12-13 10:07
[讨论] 弱弱的问一个很白痴的问题？DC工具也可以做DFT扫描链的插入？ ...2	IC菜鸟无敌 2019-12-16	155650	QQazWsx 2023-12-9 13:10
[讨论] [已解决]set_output_delay与set_min_delay的区别 ...2	ayuan1027 2012-1-11	1726280	userofyours 2023-12-8 16:55
[讨论] place	shannon_z 2023-12-5	2471	shannon_z 2023-12-6 14:31
[讨论] tessent的design elaboration操作的作用是什么？	邝卓宇 2023-12-5	1350	邝卓宇 2023-12-5 16:52
[讨论] spare cell 插入多少合适？ ...2	wxxhn 2014-6-19	119073	张志强112233 2023-11-30 10:55
[讨论] 问问各位大侠公司里边搭建的服务器平台都是什么型号的？	williamliwei 2016-4-20	11623	sun029 2023-11-29 18:32
[讨论] scan_chain reorder 是怎样对时序产生影响的?	zzjseu 2015-6-4	34031	cqu_luj 2023-11-28 17:49
[讨论] tessent会自动生成ip的ICL吗	序列9-学徒 2023-11-24	0332	序列9-学徒 2023-11-24 10:52
[讨论] 关于PCLAMP的问题	zhang_jia_qi 2015-11-13	45898	Frappuccino 2023-11-24 10:21
[讨论] 做 early clock 的目的是什么？	wenfangsibao 2023-11-16	0457	wenfangsibao 2023-11-16 19:32
[讨论] DC优化导致formality verify不过！！求助	scutlee 2023-10-30	6529	voiluce 2023-11-6 23:07
[讨论] 大伙说说，从厂家拿到PDK后在正式画版图之前都要做哪些准备步骤 ...2	tomson123321 2011-8-5	107337	bahramrn 2023-11-5 00:11
[讨论] 请问下在icc中布线完lvs出现了好多浮空线和端口怎么解决？	荒何 2023-11-3	0336	荒何 2023-11-3 11:25
[讨论] PowerPlanning in ASIC	smc1017 2023-1-6	61291	赢闪闪 2023-11-2 16:34

123 4 5 6 7 8 9 10 ... 49 / 49 页下一页

后端讨论区今日: 0|主题: 20903|排名: 9

快速发帖

站长推荐 /2

后端讨论区 今日: 0|主题: 20903|排名: 9

快速发帖

站长推荐 /2

后端讨论区今日: 0|主题: 20903|排名: 9