在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1318|回复: 2

[讨论] 生成lib库时,output端口为什么需要insert buffer?

[复制链接]
发表于 2023-4-26 10:03:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
当output端口没有buffer隔断,直接生成lib库给顶层模块使用时,会遇到一些奇怪的问题。

1 output端口为复位输出,顶层design使用该lib时,会显示该复位端口的cap非常大
2 output端口为时钟输出,顶层design使用该lib时,该端口无时钟输出

大家是否有遇到过其他问题?
有大神可以解释下对于第2种情况,为啥时钟不会送出啊?
发表于 2023-5-12 15:29:49 | 显示全部楼层
1.和你一条长net没加buffer一样; 2.时钟不应该是sdc在端口定义的吗?没定义,lib会产生?
 楼主| 发表于 2024-1-16 10:24:28 | 显示全部楼层
原因应该是clock net 同时连接到reg/CK 和output port。导致output port变成startpoint,而不是feedthrough。希望大神给个更专业的解释
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 15:19 , Processed in 0.014142 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表