后端讨论区今日: 3 |主题: 22645|排名: 14

版主: damonzhao, idbi, icfbicfb, Tao_Zhang

1 ... 546 547 548 549550551 552 553 ... 647 / 647 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 混合DRC和lvs	XIDIANCAD2 2012-2-10	13477	e07610230 2012-8-15 15:17
[求助] DFM相关	smilyrong 2012-8-15	02563	smilyrong 2012-8-15 13:50
[求助] 版图里出现V:93/40，H:59/36等等之类的	日月木易 2012-8-14	62969	日月木易 2012-8-15 12:13
[求助] 请问带pad与不带pad的综合有什么区别？	hbbdlx 2012-8-14	12478	hbbdlx 2012-8-15 10:58
[求助] 用createRow新加core area后，special route出现open violation	hbbdlx 2012-8-14	32617	AveryYoung 2012-8-15 09:32
[求助] 给std库添加LM,Permission denied【已解决】	half_honey 2012-8-14	23050	half_honey 2012-8-15 08:48
[求助] 关于多速率系统的综合问题	jackyuqian 2012-8-14	22755	jackyuqian 2012-8-14 20:55
[求助] 怎样用starrc生成多个NETLIST_FILE?（已解决）	hbbdlx 2012-8-10	44887	hbbdlx 2012-8-14 18:24
[讨论] 门控时钟需要修改RTL代码吗？ ...2	wohewangke 2012-2-17	1211857	hunteryhq 2012-8-14 17:22
[求助] 关于加spare cell的问题	龙溪小泮 2012-8-14	14213	陈涛 2012-8-14 13:30
[求助] set_false_path什么条件下用到？	小豆丁 2012-8-14	23212	AveryYoung 2012-8-14 13:04
[求助] ICC中可以同时用不同高度的stancell完成布局布线吗？	hiky 2012-8-13	22816	toad 2012-8-14 10:44
[求助] 关于report_clock_timing和report_clock_tree	shehuang1987 2012-8-13	14394	liqiang998 2012-8-13 21:06
[求助] 用ICC做pandr时找不到VDD电源线	albert_eetop 2012-8-10	54379	damonzhao 2012-8-13 17:23
[求助] 一个时序违例该如何约束？	龙溪小泮 2012-8-13	15388	mikiahmikiah 2012-8-13 16:35
[求助] 有谁知道chartered（GF）0.35um工艺标准单元的filler名称啊	albert_eetop 2012-8-13	13322	zxhtiger 2012-8-13 16:11
[讨论] 门控时钟的使能信号如何设计	epcsunny 2012-8-13	02801	epcsunny 2012-8-13 15:54
[求助] 做CTS时，generate clock spec的buf选项里只有一个可选	日月木易 2012-8-10	53276	日月木易 2012-8-13 15:42
[解决] dc综合时怎样指定使用cell	zqszjmzy 2012-7-2	68115	zeushuang 2012-8-13 13:58
[求助] module的Power ring	twn2000 2012-8-13	22814	twn2000 2012-8-13 13:26
[求助] 求助关于icc中加pad_filler的问题	xht84 2012-1-12	65710	albert_eetop 2012-8-13 12:30
[求助] 后仿hold问题	daisyniu 2012-8-7	64116	daisyniu 2012-8-12 14:27
[求助] 关于ICC中删除输入端口悬空的cell的方法	X6J6P6 2012-2-20	45636	hitmic 2012-8-12 13:38
[讨论] 关于DC里面的retime，求高人详细解释下	hunteryhq 2012-8-10	24516	hunteryhq 2012-8-12 11:12
[原创] encounter如何检查被优化器件	Emilyhe 2012-8-9	73220	陈涛 2012-8-12 00:14
[原创] 数字前端和后端的区别？？？	zhrscut 2012-8-9	34123	zhrscut 2012-8-11 21:20
[求助] 请问在clock tree上有HVT CELL会造成问题吗？	djim2002 2012-8-11	13024	陈涛 2012-8-11 11:33
[求助] verilog综合中的一些问题	孤月飞星 2012-7-26	33037	hunteryhq 2012-8-10 17:47
[求助] 为什么在MAX下去做CTS?	dddjjjggg 2012-8-10	23314	陈涛 2012-8-10 11:32
[讨论] DFT-ATPG 怎么产生有don't care bits的test pattern?	HOLLYSMOKE 2012-8-10	02147	HOLLYSMOKE 2012-8-10 11:23
[求助] lib(corner)和sta	bjdonkey 2012-8-9	73897	bjdonkey 2012-8-10 08:45
[讨论] IO端口接线问题	shujixyz 2012-7-28	43980	jiazhuliang 2012-8-9 22:35
[求助] MIM Density是什么	twn2000 2012-8-8	33428	jiazhuliang 2012-8-9 22:26
[求助] EDIS (encounter digital implement system) Flow	steve2011 2012-4-4	44029	陈涛 2012-8-9 21:13
[求助] 40/28 nm 后端设计有什么挑战？	papertiger 2012-8-7	63139	jiancongwoo 2012-8-9 20:47

1 ... 546 547 548 549550551 552 553 ... 647 / 647 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 3 |主题: 22645|排名: 14

快速发帖

浏览过的版块

站长推荐 /2

后端讨论区 今日: 3 |主题: 22645|排名: 14

快速发帖

浏览过的版块

站长推荐 /2

后端讨论区今日: 3 |主题: 22645|排名: 14